AR# 32628

SPI-4.2 v9.1 - 「ERROR:PhysDesignRules:1613 - IDELAYCTRL not found for clock region...」というエラー メッセージが表示される

説明

キーワード : CORE Generator, PL4, packet, SONET, oif, open, physical, link, layer, source, synchronous, phase, alignment, sink, dynamic, static, dpa, spi4.2, spi4-2, Virtex-5, パケット, 開く, 物理, リンク, レイヤ, 層, ソース, 同期, 位相, アライメント, シンク, ダイナミック, スタティック

一部の Sink コア コンフィギュレーション (RDClk に IDELAY を挿入したグローバル クロック供給) に対して、MAP で次のようなエラー メッセージが表示されることがあります。

"ERROR:PhysDesignRules:1613 - IDELAYCTRL not found for clock region CLOCKREGION_X1Y3. The IODELAY block core_pl4_snk_top0/U0/io0/dpa2/dpa_top0/DATAPAIR12/SLAVE_DELAY has an IDELAY_TYPE attribute of either FIXED or VARIABLE. This programming requires that there be an IDELAYCTRL block programmed within the same clock region"

ソリューション

これは、MAP および IODELAY_GROUP 制約の既知の問題です。

この問題を回避するには、次の手順に従ってください。

1. UCF ファイルで次の制約をコメント アウトします。

## INST "sict1" IODELAY_GROUP = sink_idelay ;
## INST "<sink_core_instant_name>/U0/io0/dpa2/dpa_top0/DATAPAIR*/MASTER_DELAY" IODELAY_GROUP = sink_idelay ;
## INST "<sink_core_instant_name>/U0/io0/dpa2/dpa_top0/DATAPAIR*/SLAVE_DELAY" IODELAY_GROUP = sink_idelay ;
## INST "<sink_core_instant_name>/U0/io0/dpa2/dpa_top0/CTLPAIR*/SLAVE_DELAY" IODELAY_GROUP = sink_idelay ;
## INST "<sink_core_instant_name>/U0/io0/dpa2/dpa_top0/CTLPAIR*/MASTER_DELAY" IODELAY_GROUP = sink_idelay ;

2. IDELAYCTRL に LOC 制約を設定し、RDat、RCtl、および RDClk と同じバンクに配置します。

例 :
INST "RCtl*" LOC = "Bank12";
INST "RDat*" LOC = "Bank12";
INST "RDClk*" LOC = "Bank12";
INST "sict1" LOC = IDELAYCTRL_X2Y3 ; ## IDELAYCTRL LOC constraint

『LogiCORE IP SPI-4.2 Core v9.2 User Guide』の 167 ページの「Instantiating IDELAYCTRL for Virtex-4」セクションに記述されている IDELAYCTRL インスタンシエーションおよび配置を使用することもできます。


改訂履歴
2009 年 5 月 4 日 - 初期リリース
2009 年 6 月 10 日 - 回避策の情報で更新
AR# 32628
日付 06/22/2009
ステータス アクティブ
種類 一般