UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32631

11.1 タイミング - PLL ジッタがシステム ジッタより小さい

説明

キーワード : calculation, TWR, TWX, clock, cycle, uncertainty, 計算, クロック, サイクル, 誤差

タイミング レポートを見ると、DCM ジッタの算出ではシステム ジッタが正しく使用されていますが、PLL ジッタはシステム ジッタより小さくなっています。

これはあり得ることですか、それともタイミング レポートに問題があるのですか。

ソリューション

PLL でジッタが削減できることがあり、その結果はタイミング レポートに反映されます。そのため、PLL ジッタがシステム ジッタより小さいことはあり得ます。



AR# 32631
作成日 06/05/2009
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般