UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32632

SPI-4.2 v9.1- ソース コアのマップ中に「ERROR:Place:909 - Regional Clock Net ''core_pl4_src_top0/tsclk_gp'' cannot possibly be routed...」というエラー メッセージが表示される

説明

SPI-4.2 ソース コアのマップ中に次のようなエラー メッセージが表示されることがあります。

"ERROR:Place:909 - Regional Clock Net "core_pl4_src_top0/tsclk_gp" cannot possibly be routed to component "core_pl4_src_top0/U0/cal0/TStat_d1<0>" (placed in clock region "CLOCKREGIONP_X1Y4"), since it is too far away from source BUFR "core_pl4_src_top0/U0/clk0/tsbr" (placed in clock region "CLOCKREGION_X1Y0")."

ソリューション

これは、MAP ツールで BUFR クロックでアクセスできるバンクに TStat* ピンを配置できないことが原因で発生します。

この問題を回避するには、BUFR コンポーネントを TStat ピンに関連する場所に手動で配置するのが 1 つの方法です。

または、ツールで使用されている BUFR でアクセス可能なバンクに TStat* ピンを手動で配置します。これは、UCF に制約として追加できます。

例 :
INST "TStat*" LOC = "Bank14";

この問題は、 11.3 で修正されています。

改訂履歴
2010 年 5 月 4 日 - 初期リリース
2009 年 4 月 7 日 - 修正済みバージョンを追加

AR# 32632
作成日 05/04/2009
最終更新日 04/07/2010
ステータス アクティブ
タイプ 一般