UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32653

Spartan-3/-3E/-3A/-3AN/-3DSP ファミリ - パワーアップ/ダウン中、または PROG_B パルス中に I/O グリッチが発生する

説明


Spartan-3/-3E/-3A/-3AN/-3DSP ファミリの FPGA の I/O は、パワーアップの POR まで、またはパワーアップ/ダウンの電力レールが推奨動作状態になるまで、監視する必要がありません。

これはすべてのザイリンクス FPGA にあてはまります。


システムでこれらの I/O が監視されている場合、設計において次の点に注意してください。

FPGA デバイス別の問題およびその他のコンフィギュレーション関連のアンサーについては、(ザイリンクス アンサー 34104) を参照してください。

ソリューション


デバイスが完全にコンフィギュレーションされ動作するまで IOB は無視し、また監視する必要がないと、ザイリンクスでは公式に推奨しています。

ここに示すガイドラインでは、DONE ピンを使用して IOB の動作を有効にし、ボードのほかのコンポーネントとインターフェイスするようにします。

パワーアップ :  

Vcco が Vccint および Vccaux の後にパワーアップされる場合、POR から Vcco = Vccint になるまでの間の Vcco の立ち上がりエッジ中に、IOB でプルアップが有効になります。

通常、これは 0.7V から 1.2V の範囲で、プルアップ値はデータシートで指定されている Irpu になります (約 8K オーム)。

この問題を避けるには、Vcco を Vccint および Vccaux の前にパワーアップするか、またはリセットなど重要な信号に、強いプルダウンを使用し、ダウンストリームのデバイスに対し、この信号を Vilmax 未満にしておきます。

HSWAP ピンはすべての電力供給が安定しないと有効にならないので、この状態は、HSWAP ピンが IOB でレジスタを介する前に発生しています。

パワーダウン :

Vcco が最初にパワーダウンする場合、パワーアップとまったく同じ動作が見られます。

Vcco が Vccint 未満に下がると、POR が通常 0.7V でトリガーされるまで、プルアップは Irpu に対し有効になります。

Vccint が最初にパワーダウンする場合は、Vccint が推奨動作コンディションよりも低い値から POR 値に低下するため、IOB のレベル シフターはロジック Low に維持することができない可能性があります。

この段階で、IOB でプルアップが有効になるか、IOB が High または Low に駆動する可能性があります。

この問題を回避するには、出力バッファーをトライステートにし、Vccaux をまずパワーダウンし、ピンに強いプルダウンを適用します。

PROG_B パルス :

HSWAP ピンが未使用の場合は、ツールにより、すべての未使用 I/O に対しこの信号にプルダウンが配置されます。

PROG_B ピンにパルスが供給されている場合、GTS 信号はデバイスから出力され、この信号が各 IOB に到達すると IOB がトライステート状態になります。

IOB のプルアップは、HSWAP ピンが Low になったときに有効になります。

プルアップは、GTS 信号が HSWAP ピンに到達するまで有効になります。

この問題を回避するには、デザインに HSWAP をインスタンシエートし、このピンにプルアップを配置します。

PROG_B にパルスが供給されると、GHIGH と GTS の間にレース コンディションも発生します。

この場合、GHIGH は GTS よりも前に IOB ピンに到達します。

GHIGH は IOB を制御しているロジックを無効にし、GTS は出力バッファーをトライステート状態にします。

このため、GHIGH が GTS よりも前に IOB ピンに到達すると、IOB 回路はドライバーがトライステートになる前に無効になります。

OBUF へのトライステート信号が反転されたトライステート信号で駆動されている場合、IOB はアクティブに駆動する可能性があります。

FPGA Editor では、出力バッファーのトライステート制御用の T1 g_ibuf を T1 または T1_B で制御することができます。

T1_B が使用されると、IOB は High にグリッチする可能性があります。この状態を避けるには、T1 信号を使用し、ソースでこの信号を反転させます。

ISE 11.3 およびそれ以降のバージョンでは、Spartan-3E および Spartan-3A/AN デバイス用にツールから T1_B サイトの実行がサポートされるようになっています。

この機能を使用するには、次の環境変数を設定してください。

XIL_MAP_NO_IOB_BUFINV_PUSH を 1 に設定します。


GHIGH と GTS の間のレース コンディションを調べるには、コンフィギュレーションしたデバイスの JTAG から AGHIGH コマンドを出力して、デザインをテストできます。

コンフィギュレーションしたデバイスで AGHIGH コマンドを出力すると、GHIGH 信号がアサートされ、GHIGH が GTS の前に IOB に到達するレース コンディションがシミュレーションされます。

添付の SVF ファイルは Spartan-3E および Spartan-3A デバイス用に AGHIGH コマンドを出力するためのものです。

これらのファイルは現在シングル デバイス チェーン用に設定されています。

チェーンに複数のデバイスがある場合、TIR、TDR、HIR、および HDR コマンドを調整する必要があります (詳しくはザイリンクス サポートまでお問い合わせください)。

http://www.xilinx.com/txpatches/pub/utilities/fpga/32653.zip

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34104 コンフィギュレーション デザイン アシスタント N/A N/A
AR# 32653
作成日 06/04/2009
最終更新日 10/22/2014
ステータス アクティブ
タイプ 一般
デバイス
  • Spartan-3A
  • Spartan-3A DSP
  • Spartan-3AN
  • More
  • Spartan-3E
  • Spartan-3
  • Less