UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32654

10.1 EDK Sp3, plbv46_pci_v1_03_a - PCI の RST_n がアサートされた後 PCI による PLB デバイスへの書き込みが停止され、リセットが必要になる

説明

キーワード : PLBv46_PCI v1.03.a, plbv46_master_v1_03_a, plbv46_pci bridge, plbv46 pci

PCI RST_n がアサートされた後、クロック位相によっては、PCI による PLB デバイスへの書き込みが停止され、PCI または PLB のリセットがアサートされるまで PCI デバイスが再試行を発行し続けることがあります。PCI による PLB デバイスの読み出しは機能しています。

これはリセットに 40 回に 1 回程度発生するまれな問題であり、2 回続けて発生するようなことはありません。



ソリューション

次のサイトからパッチをダウンロードできます。
http://www.xilinx.com/txpatches/pub/applications/misc/llink_wr_backend_async2.zip

- EDK ビルド pcores レポジトリから plbv46_master_v1_03_a をプロジェクトのローカル pcores にコピーします。
- ダウンロードしたパッチを解凍し、llink_wr_backend_async2.vhd ファイルをローカルの pcore ディレクトリ (plbv46_master_v1_03_a\hdl\vhdl の下) にあるものと置き換えます。

この問題は plbv46_master v1.04.a で修正され、次のバージョンの PCI コアに含められる予定です。

http://japan.xilinx.com/xlnx/xil_sw_updates_home.jsp


AR# 32654
作成日 05/05/2009
最終更新日 02/21/2013
ステータス アクティブ
タイプ 一般