AR# 32661

Virtex-6 CXT - Virtex-6 CXT デバイス ファミリの概要

説明

11.2 ISE Design Suite では、Virtex-6 CXT FPGA が選択できるようになっています。このファミリの概要と詳細の取得箇所について教えてください。

ソリューション


Virtex-6 CXT FPGA は、コスト重視の 3.75 Gb/s トランシーバ パフォーマンスの必要な設計者に、最適化された比率のビルトイン システム レベル ブロックを提供します。これには、36 Kb ブロック RAM/FIFO、最大 15 Mb のブロック RAM、最大 768 個の DSP48E1 スライス、拡張された混合モードのクロック管理ブロック、アドバンス コンフィギュレーション オプション、ジェネレーション 1 の PCI Express と互換性のある統合ブロック、トライモードのイーサネット メディア アクセス コントローラ (MAC)、最大 241K のロジック セル、強力な IP サポートが含まれます。



これよりも高度なロジックまたはトランシーバ パフォーマンス、より多くのブロック RAM、さらに多くの DSP 機能、ジェネレーション 2 の PCI Express、さらに多くのイーサネット MAC、241K 以上のロジック セルが必要な場合は、Virtex-6 LXT ファミリをご使用ください。



Spartan-6 LXT FPGA の機能 (スピード、DSP 数、ブロック RAM 容量、ロジック数、トランシーバなど) で十分な場合は、Spartan-6 ファミリの方がコストが低いのでお勧めします。



Virtex-6 CXT FPGA のデータシートはこちらを参照してください。

http://japan.xilinx.com/support/documentation/data_sheets/ds153.pdf


Virtex-6 CXT FPGA 関連の 11.2 ソフトウェア/IP の既知の問題は、(ザイリンクス アンサー 32864) を参照してください。

Virtex-6 ファミリ関連の 11.2 ソフトウェア/IP の既知の問題は、(ザイリンクス アンサー 32939) を参照してください。
AR# 32661
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
ツール