UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32694

Aurora 8B10B v4.1 - Virtex-5 TXT をターゲットとしたコアを合成すると「ERROR:HDLCompilers:28」というエラー メッセージが表示される

説明

Virtex-5 TXT をターゲットとして Aurora コアを生成すると、右側の列の GTX トランシーバを使用している場合に GT ラッパ ファイルが不正になります。

合成で次のようなエラー メッセージが表示されます。

ERROR:HDLCompilers:28 - "../example_design/gt/_transceiver_wrapper.v[hd]" line ### 'CHAN_BOND_MODE_1_LANEX' has not been declared

ソリューション

Aurora コアのウィザードで、生成の際にレーンの割り当てが XCO に正しく渡されません。 

XCO ファイルでレーン 1 が 2 回割り当てられ (左側の列にもレーン 1 の割り当てがある)、GTX インスタンシエーションの数が不正になります。

この問題には次の 2 つの回避策があります。

 

オプション 1: 

左側の列の対応する位置に GTX トランシーバを配置してコアを生成し、UCF ファイルで正しい GTX の位置に変更します。 

 

オプション 2: 

右側の列の正しい GTX レーンに割り当ててコアを生成し、生成された XCO ファイルをレーン 1 の割り当てが 1 つのみになるよう変更します。 

 

例: 

>CSET c_gt_loc_24=1 => CSET c_gt_loc_24=X 

 

バッチ モードで CORE Generator を実行してコアを再生成します。 

 

コマンド プロンプト例:

coregen -b .xco

 

この問題は、バージョン 4.2 のコアで修正される予定です。 

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
42551 Aurora 8B/10B - 既知の問題およびアンサーのリスト N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
42551 Aurora 8B/10B - 既知の問題およびアンサーのリスト N/A N/A
AR# 32694
日付 06/13/2017
ステータス アクティブ
種類 一般
デバイス
  • Virtex-5
  • Virtex-5 TXT
IP
  • Aurora 8B/10B
このページをブックマークに追加