UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32694

Aurora 8B10B v4.1 - Virtex-5 TXT をターゲットとしたコアを合成すると「ERROR:HDLCompilers:28」というエラー メッセージが表示される

説明

キーワード : wrapper, GT, transceiver, location, declaration, XST, implement, script, example, ラッパ, トランシーバ, ロケーション, 宣言, インプリメント, インプリメンテーション, スクリプト, 例

Virtex-5 TXT をターゲットとして Aurora コアを生成すると、右側の列の GTX トランシーバを使用している場合に GT ラッパ ファイルが不正になります。合成で次のようなエラー メッセージが表示されます。

"ERROR:HDLCompilers:28 - "../example_design/gt/<core_name>_transceiver_wrapper.v[hd]" line ### 'CHAN_BOND_MODE_1_LANEX' has not been declared"

ソリューション

Aurora コアのウィザードで、生成の際にレーンの割り当てが XCO に正しく渡されません。XCO ファイルでレーン 1 が 2 回割り当てられ (左側の列にもレーン 1 の割り当てがある)、GTX インスタンシエーションの数が不正になります。次の 2 つの回避策があります。

回避策 1 :
左側の列の対応する位置に GTX トランシーバを配置してコアを生成し、UCF ファイルで正しい GTX の位置に変更します。

回避策 2 :
右側の列の正しい GTX レーンに割り当ててコアを生成し、生成された XCO ファイルをレーン 1 の割り当てが 1 つのみになるよう変更します。

例 :
CSET c_gt_loc_24=1 => CSET c_gt_loc_24=X

その後、CORE Generator をバッチ モードで実行してコアを再生成します。

コマンド ラインの例 :
coregen -b <modified_xco_name>.xco

この問題は、コアの v4.2 で修正される予定です。

改訂履歴
2009 年 5 月 12 日 - 初期リリース
AR# 32694
作成日 05/12/2009
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般