AR# 32705

説明

ISim でビヘイビアー シミュレーションを実行すると、次のようなエラー メッセージが表示されます。

ERROR:Simulator:702 - Can not find design test_fifo in library work located at isim/work

この問題の解決方法を教えてください。

ソリューション

このエラーは、問題となっているエンティティまたはモジュールを記述するソース ファイルがコンパイルされていないことを示します。上記の例では、エンティティまたはモジュールの名前は test_fifo です。

このエラーを解決するには、次の点を確認してください。

• 問題となっているエンティティまたはモジュールを記述する VHDL/Verilog ソース ファイルが Project Navigator でソースとして追加されているかどうかを確認します。
  また、ソース プロパティで [View Association] が [Simulation] または [All] に設定されていることを確認します。
   
• ISim をバッチ モードで実行する場合は、ソース ファイルが vhpcomp/vlogcomp を使用して work ライブラリに適切にコンパイルされていることを確認します。
  ISim プロジェクト ファイル (PRJ) を使用する場合は、ソース ファイルが PRJ ファイルにリストされていることを確認します。
   
• ISim で右クリックして [Process Properties - Isim Properties] を確認します。
  [Specify Top Level Instance Name] というオプションに正しいテストベンチが指定されていることを確認します。
  このオプションを変更した後に、プロジェクトをクリーンアップする必要がある場合があります。
   
• テストベンチ ファイルの名前が回路図ファイルの名前と同じ場合にもこの問題が発生します。たとえば、テストベンチ名が TestSplitter.vhd で、回路図名が TestSplitter.sch になっている場合などです。
  シミュレーションを実行すると、最初のステップで、TestSplitter.sch ファイルおよび回路図ファイルが VHDL に変換されます。
  このため、ファイルが破損してしまうようで、プロジェクトから TestSplitter.vhd が削除され、上記のようなエラーが出力されます。
  
  プロジェクトに TestSplitter.vhd ファイルを追加して、シミュレーションを再実行すると、SCH ファイルは既に VHD ファイルに変換されているので、この問題は修正されます。
  このエラーを回避するには、テストベンチ ファイルと回路図ファイルの名前を別々にするのがベストです。たとえば、TB_TestSplitter.vhd など。

このソリューションに従ってもこのエラーを解決できない場合は、テクニカル サポートまでご連絡ください。http://japan.xilinx.com/support/techsup/tappinfo.htm