ADC 出力の SFDR パフォーマンスが XtremeDSP Development Kit-IV ユーザー ガイドで記述されている値よりも低いのはなぜですか。
ADC を駆動している I/O の駆動力が満たされていないことがわかっています。
この問題は、XtremeDSP Development Kit-IV RoHS 準拠エディションでのみ発生します。
Virtex-II Clock FPGA 用の新しいビットストリームおよびソース コードは、Nallatech 社の XtremeDSP Development Kit-IV のサポート ラウンジから入手できます。
http://www.nallatech.com
- XtremeDSP クロック ドライバ アップデート (2009 年 5 月 8 日) を参照してください。
AR# 32717 | |
---|---|
日付 | 05/23/2014 |
ステータス | アーカイブ |
種類 | 一般 |