AR# 32745

Aurora 8B/10B v4.2 - ISE 11.2 でのリリース ノートおよび既知の問題

説明

キーワード : UG353, known restrictions, 既知の制限

このアンサーでは、ISE 11.2 でリリースされた Aurora 8B10B v4.2 コアのリリース ノートを示します。次の情報が記載されています。

- 一般情報
- 新機能
- 修正点
- 既知の問題

インストール手順、CORE Generator の一般的な問題、デザイン ツール要件は、『IP リリース ノート ガイド』を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

ソリューション

一般情報

LogiCORE Aurora 8b10b コアを生成およびインプリメントするには、ライセンスが必要です。ライセンスは無償です。

ライセンスを生成するには、次の製品ページにアクセスしてください。
http://japan.xilinx.com/products/ipcenter/aurora8b10b.htm


新機能

- Virtex-6 LXT、SXT、および CXT デバイスをサポート (メモ : Virtex-6 ソリューションは、ハードウェア検証中です。)
- ビルトイン タイマ用のシンプレックス デザインをサポート


修正点

- 電源投入時に不安定なクロックにより Aurora が適切に初期化されない問題を修正 (CR 473640)
- Virtex-5 TXT の右側の GTX 列を使用するコアの合成でエラーが発生する問題を修正 (CR 521251)


既知の問題

- Virtex-6 FPGA ソリューションは、ハードウェア検証中です。
- GTP および GTX デバイスのオーバーサンプリング サポートは削除されています。
- 現在コアでは、16 レーンまでがサポートされています。それ以上のサポートが必要な場合は、auroramkt@xilinx.com までご連絡ください。
- 列の末端にあるトランシーバを使用するデザインでタイミング エラーが発生します。詳細は、『LogiCORE IP Aurora 8B10B v4.1 User Guide』 (UG353) を参照してください。
- DUAL アーキテクチャで Aurora によりトランシーバが 1 つのみ使用される場合、Aurora で使用されないトランシーバを使用するためには手動で変更を加える必要があります (CR 503600)。詳細は、『LogiCORE IP Aurora 8B10B v4.1 User Guide』 (UG353) を参照してください。
- SCP および ECP では連続するフレームはサポートされません (CR 505495)。SCP を最上位レーンで、ECP を最下位レーンで送信する必要があります。フレームがこのスキームに適合しない場合、バンド幅が削減されます。
- ライセンスに関して CORE Generator で表示される「Full license for component <aurora_8b10b> allows you to use this component. This license does not give you access to source code implementing this component.」というメッセージは誤解を招きます。コアの HDL ソース コードは提供されています。
- (Xilinx Answer 32695) Aurora トランシーバ タイル ラッパを GTX Wizard のものと直接置き換えることができない
- (Xilinx Answer 33284) 4 バイト インターフェイスを使用する場合に GTX をターゲットにするコアに対してデータ アライメントを 0 バイトまたは 2 バイトのいずれかにできる
- UCF メッセージ サイズが 14 バイトを超え、同時クロック調整シーケンス挿入があると送信された UCF メッセージの最後の 2 バイトが破損するこの問題は、User Flow Control がイネーブルに設定されている1 レーン、2 バイトのデザインのみで発生します。


改定履歴
2009 年 6 月 24 日 - 初期リリース
2009 年 8 月 14 日 - アンサー #33284 を追加
AR# 32745
日付 08/17/2009
ステータス アクティブ
種類 一般