UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32750

11.1 EDK、MPMC v5.00.a - MPMC PLB ポートに一貫性の問題があり、書き込みが完了する前にデータが読み出される

説明

PLB PIM を MPMC と共に使用すると、データの外部メモリへの転送が完了していないのに、Sl_MBusy 信号がアサートされません。これにより EIEIO または Sync 命令を使用して命令を継続する前に未処理のトランザクションを完了しようとすると、ポートの一貫性の問題が発生します。

ソリューション

この問題を回避するには、命令を継続する前に同じポートを介して読み出しを実行します。このようにすると、ポートを介したすべてのトランザクションが正しい順序で実行されるので、メモリでの書き込みが完了します。 

 

この問題は、EDK 11.3 でリリースされる MPMC コアで修正される予定です。

AR# 32750
日付 05/23/2014
ステータス アーカイブ
種類 一般
このページをブックマークに追加