UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32754

LogiCORE IP Video Timing Controller - リリース ノートおよび既知の問題

説明

このアンサーは、CORE Generator ツールおよび LogiCORE IP Video Timing Controller のリリース ノートです。 

コアの各バージョンについて、次の情報が掲載されています。

  • 新機能
  • 修正点
  • 既知の問題


ideo Timing Controller コア ページ:

https://japan.xilinx.com/products/intellectual-property/ef-di-vid-timing.html

ソリューション

一般的な LogiCORE IP Video Timing Controller の問題

(Xilinx Answer 34828) EDK で Video IP pcore をシミュレーションする方法
(Xilinx Answer 39413) タイミングを正しく検出し生成するために必要な信号
(Xilinx Answer 47158) ブランク信号検出を選択してもブランク信号が生成されない

LogiCORE IPVideo Timing Controller v5.01.a

v5.01.a Rev 3 のパッチは、(Xilinx Answer 52846) にあります。

このパッチは、(Xilinx Answer 52724)(Xilinx Answer 54610)(Xilinx Answer 54611) および (Xilinx Answer 55980) にリストされている問題を修正する目的で提供されています。

  • ISE Design Suite 14.3、Vivado Design Suite 2012.3 でリリース

サポートされるデバイス (ISE)

  • すべての 7 シリーズ デバイス
  • すべての Virtex-6 デバイス
  • すべての Spartan-6 デバイス

サポートされるデバイス (Vivado)

  • すべての 7 シリーズ デバイス
新機能
  • クロック ドメイン クロッシング (CDC) 制約を追加

修正点

(Xilinx Answer 50909) 2012.2 Vivado シミュレータ - IP に対して Vivado シミュレータでビヘイビアー シミュレーション フローを使用すると、エラーまたはデータの不一致が発生する

既知の問題 (ISE)

(Xilinx Answer 52215) コアのタイミングが満たされず、クリティカル警告が表示される
(Xilinx Answer 52666) Software Driver v3.00.a - 2013.3/14.3 バージョンで SDK を使用すると Video Timing Controller のインスタンス 1 つしかソフトウェア ドライバーで認識されない
(Xilinx Answer 52724) VTC の生成および検出の両方が有効な場合、VTC 生成は常に VTC 検出がロックするまで待機する
(Xilinx Answer 52741) AXI4-Lite インターフェイスを使用する場合、VTC の生成によって常にスタートアップに 720p の出力タイミング信号が作成される
(Xilinx Answer 54610) 14.3 の IDS EDK で VTC v5.01.a を使用すると NGDBuild エラーが発生する
(Xilinx Answer 54611) 検出と生成の両方がイネーブルの場合、Video Timing Controller Generator がブランキング信号に対して早くリセットされる
(Xilinx Answer 55980) AXI4-Stream のクロック周波数と AXI4-Lite インターフェイスのクロック周波数が異なると、AXI4-Lite バスでの書き込みがエラーになる

既知の問題 (Vivado)

(Xilinx Answer 52215) コアのタイミングが満たされず、クリティカル警告が表示される
(Xilinx Answer 52666) Software Driver v3.00.a - 2013.3/14.3 バージョンで SDK を使用すると Video Timing Controller のインスタンス 1 つしかソフトウェア ドライバーで認識されない
(Xilinx Answer 52724) VTC の生成および検出の両方が有効な場合、VTC 生成は常に VTC 検出がロックするまで待機する
(Xilinx Answer 52741) AXI4-Lite インターフェイスを使用する場合、VTC の生成によって常にスタートアップに 720p の出力タイミング信号が作成される
(Xilinx Answer 54611) 検出と生成の両方がイネーブルの場合、Video Timing Controller Generator がブランキング信号に対して早くリセットされる
(Xilinx Answer 55980) AXI4-Stream のクロック周波数と AXI4-Lite インターフェイスのクロック周波数が異なると、AXI4-Lite バスでの書き込みがエラーになる


LogiCORE IPVideo Timing Controller v5.00.a

  • ISE Design Suite 14.2、Vivado Design Suite 2012.2 でリリース

サポートされるデバイス (ISE)

  • すべての 7 シリーズ デバイス
  • すべての Virtex-6 デバイス
  • すべての Spartan-6 デバイス

サポートされるデバイス (Vivado)

  • すべての 7 シリーズ デバイス

新機能

  • AXI4-Lite クロック ドメインを追加
  • 複数の割り込みをトリガーするために割り込みイネーブルをアップデート

修正点

(Xilinx Answer 51847) Video Timing Controller v4.00.a をシミュレーションしようとすると、コンポーネントが見つからないというエラー メッセージが表示される

既知の問題 (ISE)

(Xilinx Answer 52724) VTC の生成および検出の両方が有効な場合、VTC 生成は常に VTC 検出がロックするまで待機する

既知の問題 (Vivado)

(Xilinx Answer 50909) 2012.2 Vivado シミュレータ - IP に対して Vivado シミュレータでビヘイビアー シミュレーション フローを使用すると、エラーまたはデータの不一致が発生する
(Xilinx Answer 52724) VTC の生成および検出の両方が有効な場合、VTC 生成は常に VTC 検出がロックするまで待機する

LogiCORE IPVideo Timing Controller v4.00.a

  • ISE Design Suite 14.1、Vivado Design Suite 2012.1 でリリース

サポートされるデバイス (ISE)

  • Virtex-7
  • Kintex-7
  • Artix-7
  • Zynq-7000
  • Virtex-6
  • Spartan-6

サポートされるデバイス (Vivado)

  • Virtex-7
  • Kintex-7
  • Artix-7
  • Zynq-7000

新機能

  • ISE 14.1 デザイン ツールをサポート
  • Virtex-7、Kintex-7、Artix-7 および Zynq デバイスをサポート
  • プロセッサ インターフェイスに対し、AXI4-Lite バス インターフェイスをサポート

修正点

  • なし

既知の問題

(Xilinx Answer 51249) Software Driver v2.00.a - 最新版の ISE Design Suite にアップデートした後、Video Timing Controller コアでソフトウェア ドライバーが機能しなくなる
(Xilinx Answer 51847) Video Timing Controller v4.00.a をシミュレーションしようとすると、コンポーネントが見つからないというエラー メッセージが表示される


LogiCORE IP Video Timing Controller v3.0

  • ISE 13.2 でリリース
サポートされるデバイス

(*) ISE Design Suite でこれらのデバイスにアクセスする場合は、ザイリンクス FAE にご連絡ください。
  • Zynq-7000*
  • Virtex-7
  • Virtex-7 XT (7vx485t)
  • Virtex-7 -2L
  • Kintex-7
  • Kintex-7 -2L
  • Virtex-6 XC CXT/LXT/SXT/HXT
  • Virtex-6 XQ LXT/SXT
  • Virtex-6 -1L XC LXT/SXT
  • Virtex-6 -1L XQ LXT/SXT
  • Spartan-6 XC LX/LXT
  • Spartan-6 XA LX/LXT
  • Spartan-6 XQ LX/LXT
  • Spartan-6 -1L XC LX
  • Spartan-6 -1L XQ LX
  • Virtex-5 XC LX/LXT/SXT/TXT/FXT
  • Virtex-5 XQ LX/LXT/SXT/FXT
  • Spartan-3A DSP

新機能

  • PLB プロセッサ インターフェイスを AXI4-Lite インターフェイスに置換

修正点

  • 割り込みコントローラーを pcore 0x100 ではなくアドレス オフセット 0x200 に移動
  • pcore でステータス レジスタの検出が読み出し可能
  • OPTION USAGE_LEVEL = BASE_USER を pcore MPD ファイルに追加
  • 割り込み検出の問題を修正
  • (Xilinx Answer 38546) フレームごとのライン数が間違って検出される

既知の問題

(Xilinx Answer 50241) 資料にあるようにコマンド 0xA0000000 を使用してソフト リセットを実行しようとするとスレーブ応答 (BRESP) エラーが発生する


LogiCORE IP Video Timing Controller v2.1


  • ISE 11.4 でリリース
新機能
  • Sync からのブランク生成をサポート
  • ブランクなしのビデオ フォーマットの検出 (sync/active_video) のみをサポート

修正点

  • 割り込みコントローラーを pcore 0x100 ではなくアドレス オフセット 0x200 に移動

pcore でステータス レジスタの検出が読み出し可能pcore MPD ファイルに OPTION USAGE_LEVEL = BASE_USER を追加して、検出割り込みの問題を修正

(Xilinx Answer 35436) 割り込みステータス レジスタを読み出すことができない
(Xilinx Answer 33829) コアを生成する GUI で選択しないと、VHO ファイルに検出ポートが残ったままになる
(Xilinx Answer 33830) 各行の最大クロック (Max Clock Per Line) と各フレームの最大行 (Max Lines Per Frame) にデフォルトの GUI の値を使用すると、ビヘイビアー シミュレーション結果とインプリメンテーション後のゲートレベルのシミュレーション結果が異なる
(Xilinx Answer 35039) Spartan-6 または Virtex-6 をターゲットにしている場合、垂直タイミングの取り込み値が間違っている、またはステータス レジスタがアップデートされていない
(Xilinx Answer 38729) XST エラーが発生すると Video Timing Controller の pcore が EDK で生成できない

既知の問題

(Xilinx Answer 38545) pcore インターフェイスを使用すると Video Timing Controllerが非常に大きくなる
(Xilinx Answer 38546) フレームごとのライン数が間違って検出される

LogiCORE IP Video Timing Controller v2.0

  • ISE 11.4 でリリース

新機能

  • Spartan-6 FPGA をサポート
  • Virtex-6 FPGA をサポート
  • EDK pcore オプションを CORE Generator ツールから生成可能

修正点

(Xilinx Answer 32913) [Max Lines Per Frame] の値によっては生成中に「XST failed for v_timebase_v1_0」というエラー メッセージが表示される

既知の問題

(Xilinx Answer 33829) コアを生成する GUI で選択しないと、VHO ファイルに検出ポートが残ったままになる
(Xilinx Answer 33830) 各行の最大クロック (Max Clock Per Line) と各フレームの最大行 (Max Lines Per Frame) にデフォルトの GUI の値を使用すると、ビヘイビアー シミュレーション結果とインプリメンテーション後のゲートレベルのシミュレーション結果が異なる
(Xilinx Answer 35436) 割り込みステータス レジスタを読み出すことができない
(Xilinx Answer 35039) Spartan-6 または Virtex-6 をターゲットにしている場合、垂直タイミングの取り込み値が間違っている、またはステータス レジスタがアップデートされていない
(Xilinx Answer 38729) XST エラーが発生すると Video Timing Controller の pcore が EDK で生成できない

LogiCORE IP Video Timing Controller v1.0

  • ISE 11.2 でリリース

新機能

  • 最高 4096 x 4096 までのビデオ フレーム サイズをサポート
  • 独立タイミングおよび極性反転を使用した出力タイミング信号を直接再生成
  • 水平および垂直のビデオ タイミング信号を自動検出および生成
  • ブランクまたは同期信号の複数の組み合わせをサポート
  • 入力ビデオ制御信号極性を自動検出
  • プログラム可能な出力ビデオ信号極性
  • 追加独立出力フレーム同期信号を最高 16 個まで生成
  • システム制御および統合を簡単にするため、割り込みおよびステータス レジスタの数を増加

修正点

  • なし

既知の問題

(Xilinx Answer 32913) [Max Lines Per Frame] の値によっては「XST failed for v_timebase_v1_0」というエラー メッセージが表示されるというエラー メッセージが表示される

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47158 LogiCORE IP Video Timing Controller - ブランク信号検出を選択してもブランク信号が生成されない N/A N/A
39413 LogiCORE IP Video Timing Controller - タイミングを正しく検出し生成するために必要な信号 N/A N/A
38729 LogiCORE IP Video Timing Controller v2.0 - XST エラーが発生すると Video Timing Controller pCore が EDK で生成できない N/A N/A
35436 LogiCORE IP Video Timing Controller v2.0 - 割り込みステータス レジスタを読み出すことができない N/A N/A
35039 LogiCORE IP Video Timing Controller v2.0 - Spartan-6 または Virtex-6 をターゲットにしている場合、垂直タイミングの取り込み値が間違っている、またはステータス レジスタがアップデートされない N/A N/A
33830 LogiCORE IP Video Timing Controller v2.0 - Mismatch between the behavioral simulation and the post-implementation gate level simulation results when using the default GUI values for Max Clock Per Line and the Max Lines Per Frame N/A N/A
33829 LogiCORE IP Video Timing Controller - Why are the detection ports still in the VHO file when I did not select them in the core generation GUI? N/A N/A
38545 LogiCORE IP Video Timing Controller - pCore インターフェイスを使用すると Video Timing Controller が非常に大きくなる N/A N/A
38546 LogiCORE IP Video Timing Controller - フレームごとのライン数が間違って検出される N/A N/A
50241 LogiCORE IP Video Timing Controller v3.0 - 資料にあるようにコマンド 0xA0000000 を使用してソフト リセットを実行しようとするとスレーブ応答 (BRESP) エラーが発生する N/A N/A
51483 ISE 14.2 / Vivado 2012.2 Video IP - ビデオ入力から AXI-4 Stream 入力コアにパーシャル入力フレームを送信すると、ビデオ IP がフリーズする N/A N/A
51847 LogiCORE IP Video Timing Controller v4.00.a - シミュレーションしようとするとコンポーネントが見つからないというエラー メッセージが表示される N/A N/A
52215 14.3/2012.2 ビデオ IP - コアのタイミングが満たされず、クリティカル警告が表示される N/A N/A
52666 LogiCORE IP Video Timing Controller、Software Driver v3.00.a - 2013.3/14.3 で SDK を使用するとソフトウェア ドライバーで Video Timing Controller のインスタンスが 1 つしか認識されない N/A N/A
52724 LogiCORE IP Video Timing Controller (VTC) v5.01.a - VTC の生成および検出の両方が有効な場合、VTC 生成は常に VTC 検出がロックするまで待機する N/A N/A
52741 Video Timing Controller (VTC) v5.01.a - AXI4-Lite インターフェイスを使用する場合、VTC の生成によって常にスタートアップに 720p の出力タイミング信号が作成される N/A N/A
52846 LogiCORE IP Video Timing Controller v5.01.a - Video Timing Controller のパッチ アップデート N/A N/A
54610 LogiCORE IP Video Timing Controller v5.01.a - 14.3 ISE Design Suite の EDK で VTC v5.01.a を使用すると、NGDBuild エラーが表示される N/A N/A
54611 LogiCORE IP Video Timing Controller v5.01.a - 検出と生成の両方がイネーブルの場合、Video Timing Controller Generator がブランキング信号に対して早くリセットされる N/A N/A
55980 LogiCORE Video Timing Controller v5.01.a - AXI4-Stream のクロック周波数と AXI4-Lite インターフェイスのクロック周波数が異なると、AXI4-Lite バスでの書き込みがエラーになる N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47158 LogiCORE IP Video Timing Controller - ブランク信号検出を選択してもブランク信号が生成されない N/A N/A
39413 LogiCORE IP Video Timing Controller - タイミングを正しく検出し生成するために必要な信号 N/A N/A
38729 LogiCORE IP Video Timing Controller v2.0 - XST エラーが発生すると Video Timing Controller pCore が EDK で生成できない N/A N/A
38546 LogiCORE IP Video Timing Controller - フレームごとのライン数が間違って検出される N/A N/A
38545 LogiCORE IP Video Timing Controller - pCore インターフェイスを使用すると Video Timing Controller が非常に大きくなる N/A N/A
35436 LogiCORE IP Video Timing Controller v2.0 - 割り込みステータス レジスタを読み出すことができない N/A N/A
35039 LogiCORE IP Video Timing Controller v2.0 - Spartan-6 または Virtex-6 をターゲットにしている場合、垂直タイミングの取り込み値が間違っている、またはステータス レジスタがアップデートされない N/A N/A
33830 LogiCORE IP Video Timing Controller v2.0 - Mismatch between the behavioral simulation and the post-implementation gate level simulation results when using the default GUI values for Max Clock Per Line and the Max Lines Per Frame N/A N/A
33829 LogiCORE IP Video Timing Controller - Why are the detection ports still in the VHO file when I did not select them in the core generation GUI? N/A N/A
32913 LogiCORE Video Timing Controller v1.0 - Why do some Max Lines Per Frame values cause an "XST failed for v_timebase_v1_0" error during generation? N/A N/A
AR# 32754
日付 07/19/2018
ステータス アーカイブ
種類 リリース ノート
IP
  • Video Timing Controller
このページをブックマークに追加