You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
多機能プリンター
スーパーハイビジョン テレビ
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーク アクセラレーション
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
アクセラレーション アプリケーション
戻る
アクセラレーション アプリケーション
ザイリンクス アプリ ストア
リファレンス アプリ
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SoM)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
SmartNIC アクセラレータ
テレコム アクセラレータ
イーサネット アダプター
戻る
イーサネット アダプター
8000 シリーズ イーサネット アダプター
X2 シリーズ イーサネット アダプタ
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アクセラレーション アプリケーション
戻る
アクセラレーション アプリケーション
ザイリンクス アプリ ストア
リファレンス アプリ
品質と信頼性
ザイリンクスの品質
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
メディア キット
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 3276: 4.2i Foundation Schematic - NGDBuild: "ERROR: basnu - logical net "net_name_int" has both active and tristate (or "multiple") drivers"
AR# 32768: Serial RapidIO v5.3 - Release Notes and Known Issues for ISE 11.2
AR# 32768
更新を電子メールで連絡
|
購読解除
LogiCORE RapidIO v5.3 - ISE 11.2 でのリリース ノートおよび既知の問題
説明
ソリューション
説明
キーワード : Endpoint, high, speed, high-speed, PHY, logical, design environment, SRIO, RIO, rapid, IO, MGT, 11.1, I/O, CORE Generator, physical, logicalio, transport, buffer, mgt, vio, xviodemo, エンドポイント, 高速, 論理, デザイン環境, 物理, 転送, バッファ, マルチギガビット トランシーバ
このアンサーでは、ISE 11.2 でリリースされた Serial RapidIO v5.3 コアのリリース ノートと既知の問題を示します。次の内容が記載されています。
- 新機能
- 修正点
- 既知の問題
インストール手順、CORE Generator の一般的な既知の問題、デザイン ツール要件は、次の『IP リリース ノート ガイド』を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf
ソリューション
新機能
- ISE 11.2 ソフトウェアをサポート
- Virtex-6 Verilog をサポート-
v5.3 の修正点
- なし
v5.3 の既知の問題
- Virtex-6 ソリューションは、ハードウェア検証中です。
-
(Xilinx Answer 32614)
PHY で RX フレームの CRF ビットが正しく渡されない
- 修正予定のバージョン : v5.4
- CR# 519603
-
(Xilinx Answer 32195)
Virtex-4 FXT 3.125G、4x コアでタイミングが満たされないことがある
- 修正予定のバージョン : v5.4
- CR# 506364
-
(Xilinx Answer 32188)
Virtex-5 FXT コアでデータ エラーが発生したり、「input-error stopped」ステートになる
- 修正予定のバージョン : v5.4
- CR# 510781 - Virtex-5 GTX クロック補正ロジックで 8b/10b 後のデータが破損することがある
-
(Xilinx Answer 32122)
再伝送抑制サポート ビットが間違って 1'b0 になる
- 修正予定のバージョン : v6.0
- CR# 507334
-
(Xilinx Answer 32063)
バッファ レイヤによりシングル サイクル RX パケットが破損する可能性がある
- 修正予定のバージョン : v6.0
- CR# 498073
-
(Xilinx Answer 32316)
16 ビットのデバイス ID を使用すると、SWRITE で treq_sof_n の前に treq_vld_n がアサートされることがある
- 修正予定のバージョン : 修正予定なし
- CR# 514611
-
(Xilinx Answer 30023)
Virtex-4、Virtex-5 LXT/SXT、および Virtex-5 FXT コア コンフィギュレーションで、レーン 2 で x1 モードにリンクアップできません。Lane 0 での Traindown は正しく機能しますが、Virtex-4、Virtex-5 LXT/SXT、および Virtex-5 FXT コンフィギュレーションで Lane 2 の Traindown ができません。 RocketIO トランシーバでは、チャネル ボンディング マスタへのリンクアップのみが可能です。
- 修正予定のバージョン : 修正予定なし
- CR# 457109.
-
(Xilinx Answer 30021)
エラー回復中にコアが再挙貴下されると回復不可能なプロトコル エラーが発生します。エラーからの回復中にコアで初期化が強制的にやり直される場合 (force_reinit) に、このエラーが発生する可能性があります。このような状況が発生すると、回復のクワイエット ピリオド中にパケットが送信されます。この状況は、復元可能です。
- 修正予定のバージョン : 修正予定なし
- CR# 457885
-
(Xilinx Answer 29522)
Synplicity 合成後のインプリメンテーションで UCF のエラーが発生することがあります。Synplicity で生成されたネット名は、XST で生成されたネット名と一致せず、またコア タイプ間で一致しない可能性があります。これらのエラーが発生した場合、UCF ファイルを修正する必要があります。
- 修正予定のバージョン : 修正予定なし
- CR# 447782
-
(Xilinx Answer 24982)
PNA cause フィールドに反転値が含まれることがあります。このフィールドはデバッグ目的のみに使用され、機能には影響しません。この状況はほとんど発生することはなく、複数の制御シンボルを揃える必要があります。
- 修正予定のバージョン : 修正予定なし
- CR# 436767
(Xilinx Answer 24970)
再初期化で制御シンボルが失われることがあります。これはまれな問題ですが、修正可能です。[Physical Configuration] ページで [Additional Link Request Before Fatal] を 4 に設定し、Link Request または Link Response が失われてもコアがポート エラー ステートにならないようにします。
- 修正予定のバージョン : 修正予定なし
- CR# 436768
(Xilinx Answer 24968)
論理 Rx でコア側のストールがサポートされない。Rx バッファで、バッファによるストール サイクルなしで論理レイヤにパケットを供給する必要があります。コアと共に提供されるバッファ リファレンス デザインは store および forward バッファであり、この規則に基づいてコンパイルされます。
- 修正予定のバージョン: 修正予定なし
- CR# 436770
(Xilinx Answer 33193)
MMCM_ADV Unisim Model で小数点が正しく処理されないため、Virtex-6 1.25Gbs のシミュレーションでエラーが発生する
-CR# 527725
- 修正予定のバージョン : 5.4
(Xilinx Answer 33194)
Serial RapidIO - Virtex-6 のカンマ アライメントが偶数バイトのバウンダリにのみアラインされるように設定される
-CR# 525309
- 修正予定のバージョン : 修正予定なし
改訂履歴
2009 年 7 月 23 日 - アンサー 33193 および 33194 の追加
2009 年 6 月 24 日- 初期リリース
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 32768
日付
12/15/2012
ステータス
アクティブ
種類
一般
People Also Viewed
フィードバック
閉じる