2. サポート
  3. AR# 32770: Block Memory Generator v3.2 - Release Notes and Known Issues for ISE 11.2

AR# 32770

Block Memory Generator v3.2 - ISE 11.2 でのリリース ノートおよび既知の問題

説明

キーワード : CORE, Generator, mem, memory, asynch, asymmetric, nonsymmetric, non-symmetric, block RAM, RAMB, block RAM, BRAM, RAMB16, RAMB, simulation, UniSim, SimPrim, unisims, simprims, NetGen, SDF, メモリ, 非対称, ブロック RAM, シミュレーション

このアンサーでは、ISE 11.2 でリリースされた Block Memory Generator v3.2 コアのリリース ノートと既知の問題を示します。次の内容が記載されています。

- 一般情報
- 新機能
- 修正点
- 既知の問題

インストール手順、CORE Generator の一般的な既知の問題、デザイン ツール要件は、次の『IP リリース ノート ガイド』を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

ソリューション

一般情報
Virtex-6、Virtex-5、Virtex-4、Spartan-6、Spartan-3/-3E/-3E XA/-3A/-3 XA デザインでブロック メモリが必要な場合は、Block Memory Generator v3.2 LogiCORE を使用する必要があります。このコアは、Single-Port Block Memory v6.2 および Dual-Port Block Memory v6.3 コアに置き換わるものですが、単純にコアを挿入するだけで置き換えることはできません。これらのコアは、ザイリンクスの Web サイトより入手可能な Block Memory Migration Kit を使用して、新しい Block Memory Generator コアのフォーマットに変換して使用します。

この移行キットは次のサイトから入手できます。
http://japan.xilinx.com/ipcenter/blk_mem_gen/blk_mem_gen_migration_kit.htm

移行キットの既知の問題は (Xilinx Answer 24848)、v2.4 以前からの XCO パラメータの変更については (Xilinx Answer 29168) を参照してください。

CORE Generator には、Block Memory Generator を v2.4 から最新のコアにアップグレードする機能が含まれています。この機能は CORE Generator の一部ですが、生成済みの Block Memory Generator v2.4 コアを含む既存の CORE Generator プロジェクトを開いたときにのみ使用可能です。CORE Generator ヘルプの「コアのアップグレード」を参照してください。

(Xilinx Answer 24712) ECC 機能に関連した SBITERR および DBITERR 出力でトリガするユーザー ロジックのテスト方法
(Xilinx Answer 31378) DOA が未使用で DIA がグランドに接続されていると BitGen DRC の警告メッセージが表示される
(Xilinx Answer 31377) 「ERROR:ip - build_algo_return: For the configured RAM size, the number of block RAMs used exceeds the maximum number of block RAMs in all available architectures (550)」というエラー メッセージが表示される


v3.2 での新機能

- Virtex-6 および Spartan-6 デバイスのサポート

v3.2 で修正された問題

- Spartan-6 に対しマルチプレクサ内のパイプライン段数を選択できませんでした。
- 修正バージョン : 3.2
- CR #510812
- 古いバージョンのコアでは、CORE Generator GUI で表示されるマルチプレクサのサイズは実際に 1 より大きくても 1 でした。このため、マルチプレクサ内でパイプライン段数を選択することができませんでした。


v3.2 での既知の問題

- Virtex-6 および Spartan-6 ソリューションはハードェア検証保留中です。

- Virtex-6 低電力パーツのサポートがこのリリースで追加されましたが、Block Memory Generator はサポートされておらず CORE Generator からはまだ生成できません。この問題を回避するには、同等の Virtex-6 LXT デバイスをターゲットにしてプロジェクトを設定し、プレース ホルダ IP を生成しておき、11.3 で Virtex-6 低電力パーツが追加されたときに、IP を再生成できるようにしておきます。

- データシートの電力見積り値は仮の値です。

(Xilinx Answer 31377) CORE Genenerator のコンソール ウィンドウに「For the configured RAM size, the number of block RAMs used exceeds the maximum number of 18KB block RAMs in the chosen architecture」というエラー メッセージが表示される

(Xilinx Answer 24034) 大型メモリが生成されない
- 生成可能なメモリの最大サイズは、CORE Generator を実行しているマシンによって異なります。たとえば、2 つのギガビット RAM があり、3.6GHz で動作する Dual Pentium-4 サーバーでは、1.8Mb または 230KB のメモリ コアを生成できます。
- CR 415768

(Xilinx Answer 23744) ADDR 上の無効なアドレスによって、シミュレーション中にコアで DOUT に X が生成される

(Xilinx Answer 32815) Spartan-6 で非同期リセットがサポートされていない
- CR 521107

デバイスの問題
Virtex-4 および Virtex-5 エラッタは、次のサイトから参照できます。
http://japan.xilinx.com/support/mysupport.htm
Block Memory Generator コアには、エラッタにリストされているブロック RAM の問題すべてが関係します。

改定履歴
2009 年 6 月 24 日 - 初版リリース
AR# 32770
日付 06/18/2009
ステータス アクティブ
種類 一般