UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32822

11.2 Virtex-6 MAP - 「ERROR:Place:1164 - The clock source component ... 」というエラー メッセージが表示される

説明

MAP 中に MMCM の接続に関連した次のようなエラー メッセージが表示されます。

ERROR:Place:1164 - The clock source component "DDR2SODIMMGen.DDR2/DDRBkg/u_mem_intfc/phy_top0/u_phy_read/mb_rdclk_gen_inst.u_phy_rdclk_gen/
u_mmcm_clk_base" and a load component
"DDR2SODIMMGen.DDR2/DDRBkg/u_mem_intfc/phy_top0/u_phy_read/mb_rdclk_gen_inst.u_phy_rdclk_gen/
gen_ck_cpt[2].u_oserdes_cpt" have been constrained or locked on two locations that are too far from each other, which cause the clock signal unroutable.

このデザインには問題はないようです。

このエラーは正しいですか。

ソリューション

MMCM 配置の有効チェックで誤ってエラーが検出される状況が報告されています。 

ISE 11.2 の場合は、このエラーをバイパスし処理を続行させるための環境変数が提供されています。

この環境変数を使用するとこのエラーの誤検出を回避でき、またエラーが有効である場合は FPGA Editor で配置されたデザインを確認することができます。 

エラーをバイパスした後、配線プロセスでデザインを正しく配線できる場合は、このエラーは誤りと判断できます。 

エラーが誤検出される 2 つのケースについては、ISE 11.3 で修正するよう調査中です。

Place:1164 エラーが表示されないようにするには、次のコマンドを使用します。

Linux
setenv XIL_PLACE_DISABLE_MMCM_CLOCK_CHECK 1
Windows
SET XIL_PLACE_DISABLE_MMCM_CLOCK_CHECK=1

ISE 環境変数に関する一般的な情報は、(ザイリンクス アンサー 11630) を参照してください。

AR# 32822
日付 09/11/2014
ステータス アクティブ
種類 一般
デバイス
  • Spartan-6 LX
  • Spartan-6 LXT
  • Virtex-6 HXT
  • More
  • Virtex-6 LX
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less
ツール
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
このページをブックマークに追加