UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32842

12.3 PlanAhead- HDL からポートをインポートすると DRC エラーが発生する

説明

[File] → [import IO ports] → [From HDL] をクリックし、PlanAhead に I/O ポートをインポートしました。PlanAhead に UCF ファイルをインポートした後、DRC を実行しました。

その結果、次のようなエラー メッセージがいくつか表示されます。

DRC error - Terminal is single ended but has an IO std of LVDS_25 which can only support differential

HDL にこのバッファをインスタンシエートしていないのに、なぜこのエラーが発生するのでしょうか。

ソリューション

これは PlanAhead の既知の問題です。HDL からポートをインポートすると、該当バッファがインスタンシエートされているかどうかを確認するために HDL ファイルが PlanAhead では解析されません。

合成後のネットリストでピン プランニングを実行すると、DRC を実行するためのさらに詳細な情報が PlanAhead に提供されます。
AR# 32842
日付 12/15/2012
ステータス アーカイブ
種類 一般
ツール
  • PlanAhead - 11.1
  • PlanAhead - 11.2
  • PlanAhead - 12.1
  • More
  • PlanAhead - 12.2
  • PlanAhead - 12.3
  • Less
このページをブックマークに追加