UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32865

Spartan-6 FPGA Integrated Block Wrapper v1.1 for PCI Express - シミュレーションで cfg_interrupt_n に clock-to-out 遅延が必要

説明

Spartan-6 FPGA Integrated Block for PCI Express のシミュレーション モデルに問題があるため、割り込みが送信され、cfg_interrupt_n ピンに clock-to-out 遅延がない場合にシミュレーションが停止します。

ソリューション


1ps 以上の遅延が必要です。回避策は、<component name>/source/<component name>.v に含まれています。このファイルは、CORE Generator で生成されます。 

 

その他の Spartan-6 FPGA Integrated Block Wrapper v1.1 for PCI Express の既知の問題およびリリース ノートについては、(ザイリンクス アンサー 32743) を参照してください。 

 

この問題は、ISE 11.3 および Spartan-6 FPGA Integrated Block Wrapper v1.2 で修正されています。 

 

改定履歴 

2009 年 9 月 16 日 - 修正バージョンを追加 

06/24/2009 - 初期リリース
AR# 32865
日付 05/23/2014
ステータス アーカイブ
種類 一般
IP
  • Spartan-6 FPGA Integrated Endpoint Block for PCI Express ( PCIe )
このページをブックマークに追加