UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32867

Spartan-6 FPGA Integrated Block Wrapper v1.1 for PCI Express - cfg_pm_wake_n 入力を使用して PME イベントを生成するデザインにはタイムアウト カウンターをインプリメントする必要がある

説明

PME ステータス ビットを消去する 100ms (+50%/-5%) 以内にホストにより PME メッセージが承認されない場合、エンドポイントを再送信する必要があります。この機能は、Spartan-6 Integrated Block for PCI Express では提供されていません。

ソリューション

ユーザー デザインで、デバイスにタイムアウト カウンターおよび再送信ロジックをインプリメントする必要があります。このプロセスは『ISE Design Suite 11.3 ユーザー ガイド』に記載されています。

その他の Spartan-6 FPGA Integrated Block Wrapper v1.1 for PCI Express の既知の問題およびリリース ノートについては、(ザイリンクス アンサー 32743) を参照してください。

この問題は、ISE 11.3 ソフトウェアおよび Spartan-6 FPGA Integrated Block Wrapper v1.2 で修正されています。

改訂履歴
2009/09/16 - 修正バージョンを追加
2009/06/24 - 初版
AR# 32867
日付 08/27/2013
ステータス アクティブ
種類 一般
IP
  • Spartan-6 FPGA Integrated Endpoint Block for PCI Express ( PCIe )
このページをブックマークに追加