UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32915

Virtex-6 FPGA Integrated Block Wrapper v1.3 for PCI Express - 8 レーン Gen 2 Integrated Block モードでは、trn_rnp_ok_n 信号の使用はサポートされない

説明


既知の問題 : v1.3, v1.2



8 レーン Gen 2 Integrated Block モードでは、trn_rnp_ok_n 信号の使用はサポートされません。

ソリューション


ブロックで送信される順序でパケットを受信する必要があり、trn_rnp_ok_n を使用してノンポステッド パケットのみをストールさせることはできません。trn_rdst_rdy_n を使用してすべてのパケットをストールすることは可能です。この問題は調査中であり、今後のリリースで修正される予定です。



その他の Virtex-6 FPGA Integrated Block Wrapper v1.3 for PCI Express の既知の問題およびリリース ノートは、(ザイリンクス アンサー 33276) を参照してください。



改訂履歴

2009 年 9 月 16 日 - ISE Design Suite 11.3 およびラッパ v1.3 に関するアップデート

2009 年 6 月 24 日- 初期リリース
AR# 32915
日付 08/06/2010
ステータス アクティブ
種類 ??????
IP
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
このページをブックマークに追加