UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32916

SPI-4.2 v9.2 - SDFMAX を使用した場合に Virtex-6 Verilog タイミング シミュレーションが機能しない

説明

Dynamic Alignment コアのコンフィギュレーションで SDFMAX を使用した場合に Verilog タイミング シミュレーションが機能しません。これが原因で Sink コアのユーザー インターフェイス信号 SnkFFDat のデータが破損する可能性があります。

ソリューション

これは、SDFMAX タイミング データを作成する Netgen ツールでの既知の問題です。 

 

この問題は、Verilog タイミング シミュレーションで SDFMAX の代わりに SDFMIN を使用すると回避できます。この回避策は、MTI および NCSIM のサンプル デザイン タイミング シミュレーション スクリプトに既に含まれていますが、VCS シミュレータには含まれていません。 

 

改訂履歴 

2009 年 06 月 24 日 - 初期リリース

AR# 32916
日付 05/23/2014
ステータス アーカイブ
種類 一般
このページをブックマークに追加