MPMC (ザイリンクス アンサー 34099) MPMC v5.04.a - 「ERROR:LIT:586 - MMCM_ADV symbol "mpmc_core_0/.../u_mmcm_clk_base" has attribute CLKFBOUT_MULT_F set to a value that is outside the valid range of 5 to 64.」というエラー メッセージが表示される
PCI Express (ザイリンクス アンサー 33763) - Virtex-6 FPGA Integrated Block Wrapper v1.4、v1.4 rev 1、および v1.4 rev 2 for PCI Express - ISE Design Suite 11.4 および 11.5 のリリース ノートおよび既知の問題 (ザイリンクス アンサー 34611) - Virtex-6 FPGA Integrated Block Wrapper v1.4 rev 2 for PCI Express - ISE 11.5 でリリースされた VHDL ファイル生成をイネーブルにするパッチ (ザイリンクス アンサー 34612) - Virtex-6 FPGA Integrated Endpoint Block v1.4 for PCI Express - ISE Design Suite 11.4 で生成した v1.4 コアを 11.5 でシミュレーションするとエラーが発生する
Constraints Editor (ザイリンクス アンサー 32483) 11.1 既知の問題 - Constraints Editor - クロックに対して NET PERIOD 制約が「NA」と表示される
CORE Generator (ザイリンクス アンサー 33728) 11.3 ライセンス- 無償のライセンスが付与されている IP コアを生成またはインプリメンテーションできず「No license for component <IP coren name> found」というエラー メッセージが表示される (ザイリンクス アンサー 33933) 11.4 CORE Generator - iBERT IP コアを生成しようとすると「_wincg.exe has encountered a problem and needs to close」というエラー メッセージが表示される
PAR (ザイリンクス アンサー 33021) 11.2 Virtex-6 Place - Designs with very low utilization may have very poor QOR (ザイリンクス アンサー 33377) MIG v3.2, v3.3, Virtex-6 FPGA RLDRAMII - Design is unroutable when Debug Signals are turned on
System Generator (ザイリンクス アンサー 33877) 11.4 System Generator for DSP - 「ERROR:HDLCompiler:377 - Entity port sl_addrack does not match with type std_logic of component port sl_addrack is declared here」というエラー メッセージが表示される
タイミングおよび制約 (ザイリンクス アンサー 33927) 11.4 MAP - 「ERROR:Place:864 - Incompatible IOB's are locked to the same bank 0」というエラー メッセージが表示される 11.3:
CORE Generator POS PHY Lite (ザイリンクス アンサー 32920) SPI-4.2 Lite v5.1 - Virtex-6 デザインのタイミングが PAR でエラーになる場合がある
MPMC (ザイリンクス アンサー 32861) 11.2 EDK、MPMC v5.02.a - 「ERROR:EDK:3193 C_MEM_PARTNO (mpmc) The parameter C_MEM_PARTNO=<part> is not found in the memory database」というエラー メッセージが表示される