UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32932

Virtex-6 FPGA Integrated Block Wrapper v1.3 for PCI Express - VHDL のサンプル デザインおよびテストベンチが含まれていない

説明

既知の問題 : v1.3、v1.2

VHDL サンプル デザインおよびテストベンチが v1.3 または v1.3 rev 2 コアにありません。

ソリューション

VHDL は v1.4 および v2.2 (AXI-ストリーミング)リリースに追加されました。

その他の Virtex-6 FPGA Integrated Block Wrapper v1.3 for PCI Express の既知の問題およびリリース ノートは、(ザイリンクス アンサー 33276) を参照してください。

改定履歴
2011 年 2 月 14 日 - v1.3 に VHDL が含まれていないことを明示するように更新
2009 年 9 月 16 日 - ISE Design Suite 11.3 およびラッパー v1.3 向けに更新
2009 年 8 月 4 日 - リリース予定を 11.4 に変更
2009 年 7 月 8 日 - 誤字修正 (VHDL => HUDDLE)
2009 年 6 月 24 日 - 初期リリース
AR# 32932
日付 02/14/2011
ステータス アクティブ
種類 ??????
IP
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
このページをブックマークに追加