UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32996

Virtex-5/Virtex-6 GTP/GTX および Spartan-6 GTP Transceiver Wizard - インプリメントしたサンプル デザインでタイミングが満たされない

説明

RXRECCLK を使用して RXUSRCLK を生成する場合、タイミングがインプリメンテーションで満たされない可能性があります。このアンサーでは、この問題の詳細および回避方法を示します。

ソリューション

RXRECCLK を使用して RXUSRCLK を生成したり、複数のリファレンス クロックが使用される場合、自動的に生成された ChipScope ILA コアに供給するクロックでタイミングが満たされない場合があります。現段階では、自動的に生成された ChipScope コアを削除するしか回避方法しかありません。EXAMPLE_USE_CHIPSCOPE パラメータを 0 に設定すると、コアを簡単に削除できます。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33475 Virtex-6 FPGA GTX トランシーバー - 既知の問題およびアンサー レコードのリスト N/A N/A
AR# 32996
日付 05/19/2012
ステータス アクティブ
種類 既知の問題
デバイス
  • Spartan-6 LXT
  • Virtex-5 FXT
  • Virtex-5 LXT
  • More
  • Virtex-5 SXT
  • Virtex-5 TXT
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less
ツール
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
このページをブックマークに追加