UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 33047

Virtex-6 Integrated Block Wrapper v1.2 for PCI Express - x8 Gen 2 モードで trn_teof_n がtrn_tsrc_dsc_n と共にアサートされない

説明


既知の問題 : v1.2



x8 Gen 2 モードで動作しているとき、128 ビット インターフェイス ラッパで trn_teof_n と共に trn_tsrc_dsc_n がアサートされません。この場合、パケットの接続が解除されません。

ソリューション


この問題は v1.2.1 パッチで修正されています。このパッチは、(ザイリンクス アンサー 32742) から入手できます。



Virtex-6 Integrated Block Wrapper v1.2 and v1.2.1 for PCI Express のリリース ノートと既知の問題のリストは、(ザイリンクス アンサー 32742) を参照してください。



改訂履歴

2009 年 6 月 25 日 - 初期リリース
AR# 33047
日付 08/06/2010
ステータス アクティブ
種類 ??????
IP
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
このページをブックマークに追加