AR# 33125

11.4 System Generator for DSP - MPMC/EDK プロセッサ デザインをハードウェア協調シミュレーション ターゲットに対して生成すると NGDBuild で無効なバッファがあることを示すエラー メッセージが表示される

説明

キーワード : SysGen, MPMC, VFBC

ハードウェア協調シミュレーション ブロックを EDK プロセッサ ブロック デザインから生成しようとすると、NGDBuild で次のようなエラー メッセージが表示されます。

ERROR:NgdBuild:770 - IBUFs are lined up in series. Buffers of the same direction cannot be placed in series.
ERROR:NgdBuild:925 - input net 'ibuf_fpga_0_ddr2_sdram_ddr2_dqs_div_i_pin_o' is connected to the incorrect side of buffer(s):
pin O on block ibuf_fpga_0_ddr2_sdram_ddr2_dqs_div_i_pin/ibuf_array[0].u1with type IBUF
ERROR:NgdBuild:467 - output pad net 'sysgen_hwcosim_iface_fpga_0_ddr2_sdram_ddr2_addr_pin(0)' has an illegal buffer

ソリューション

このソリューションを試す前に、ハードウェア協調シミュレーション ブロックを、次のスクリプトを実行せずに生成してみてください。この作業を行ってもデザインには影響を与えません。

これらのエラーは、EDK の MPMC コアがソース コードに直接バッファをインスタンシエートする MIG 物理レイヤを使用しているために発生します。XST は最上位レベルにバッファを追加で推論するので、バッファが重複してしまい、エラーになります。

この問題を回避するには、MPMC 外部信号を表すゲートウェイに、推論で最上位レベルに I/O バッファが追加されないようにパラメータを設定する必要があります。

この例は (Xilinx XAPP1136) と共に配布されているスクリプト ファイルに含まれています。
http://japan.xilinx.com/support/documentation/application_notes/xapp1136.pdf

このスクリプト ファイルは edkprocessor_ddr2fix.m と呼ばれています。このスクリプトでは、アプリケーション ノートに含まれている例の適切なパラメータが設定されます。またこのスクリプトは一部の MPMC デザインにも適用できます。ほかのデザインではスクリプトに含まれるポートのリストを特定デザインに合わせて変更する必要があります。

このスクリプトは FSL ベースのペリフェラルではサポートされません。現在 System Generator で推奨されるバスは PLB バスです。
AR# 33125
日付 11/15/2009
ステータス アクティブ
種類 一般