UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 3321

CPLD XC9500 ファミリ - CPLD に DONE ピンはあるか

説明

キーワード : reset, CPLD, 9500, done, verify, リセット, 検証

XC9500 ファミリ デバイスに DONE ピンはありますか。FPGA にはデザインがロードされ、チップが動作可能な状態にあることを示す DONE ピンがあります。

ソリューション

XC9500 デバイス ファミリに DONE ピンはありません。電源投入時にデバイスは自動的にコンフィギュレーションされ、それを示すピンなしで動作を開始します。

デザインが適切にロードされたかを確認するには、JTAG 検証動作が実行できます。これは、CPLD のコンフィギュレーション レジスタをリード バックして JEDEC ファイルと比較し、2 つが異なるかを判断します。
AR# 3321
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般