UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 3323

SYNPLIFY - XC5200 で STARTUP をインスタンシエートする方法について

説明

キーワード : GR、Synplify、XC5200、VHDL、Verilog、startup

重要度 : 標準

概要 :
XC5200 のグローバル リセットは専用配線リソースを使用してデバイス内の全フリップフロップをリセットします。 HDL で STARTUP ブロックのリセット (GR) ピンを使用する方法について。

Synplify で Xilinx ファミリのライブラリを使用して STARTUP セルをインスタンシエートできます。
Xilinx 用セルのインスタンシエート方法の詳細については、(ザイリンクス アンサー #244) を参照してください。

ソリューション

1

-- This will work for XC5200, though the reset signal on the startup
-- block is labeled GR. Synplify will map GSR signal name to GR in
-- the netlist.

library IEEE;
use IEEE.std_logic_1164.all;
library xc4000;
use xc4000.components.all;

entity use_gr is
port (
reset : in STD_LOGIC
);
end use_gr;

architecture xilinx of use_gr is

begin

-- the signal reset initializes all registers using the
-- global STARTUP signal
U1 : STARTUP port map (GSR => reset);

end xilinx;

2

// This will work for XC5200, though the reset signal on the startup
// block is labeled GR. Synplify will map GSR signal name to GR in
// the netlist.

`include "/products/synplify.ver3_0/lib/xilinx/xc4000.v"

module use_gr (reset);
input reset;

// the signal reset initializes all registers using the
// global STARTUP signal
STARTUP U1 (.GSR (reset));

endmodule
AR# 3323
作成日 01/19/1998
最終更新日 09/10/2002
ステータス アーカイブ
タイプ 一般