AR# 33268

MIG Virtex-6 DDR2/DDR3 - マルチ コントローラ デザインで書き込み MMCM を結合して MMCM リソースを節約できるか

説明

MIG 3.4 より、Virtex-6 FPGA DDR3 MIG デザインには、このデザインで使用されるクロックをすべて生成する MMCM が 1 つ使用されています。これは ddrX_infrastructure.v/.vhd にインスタンシエートされます。マルチコントローラをインプリメンテーションする場合は、 各コントローラに MMCM は 1 つです (たとえば、コントローラが 2 つの場合、MMCM は 2 つ)。

MIG 3.4 以前では、各コントローラに 2 つの MMCM を使用していました (書き込みパスに 1 つ、読み出しパスに 1 つ)。このデザイン技術では、書き込み MMCM を共有することが可能でした。新しいデザイン技術では、各コントローラが使用する MMCM は 1 つなので MMCM の合計数が少なくなっています。ユーザーはすべて MIG 3.4 にアップデートしてください。

メモ : このアンサー レコードはザイリンクス MIG ソリューション センタ (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センタでは、MIG に関する質問に対する回答をすべて閲覧できます。MIG でデザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス MIG ソリューション センタから情報を入手してください。

ソリューション

各コントローラで使用される MMCM は 1x および 0.5x のグローバル クロック (BUFG) と、1x パフォーマンス クロック (CLKPERF) を生成します。0.5x グローバル クロックはユーザー インターフェイス、コントローラ ステート マシン、および PHY ロジックの一部を駆動するために使用されます。1x グローバル クロックは、メモリと、DQ および DQS グループの I/O ロジックに送信される出力信号の OSERDES を駆動します。1x パフォーマンス クロックは読み出し同期化およびキャプチャ ロジックを駆動します。

詳細なブロック図は、UG406 の「DDR2/DDR3」 -> 「Core Architecture」 -> 「PHY」 にある図を参照してください。.

デザインの読み出しパスで CLKPERF が使用されているため、MMCM リソースを複数のコントローラで共有することは不可能です。各コントローラで 1 つの MMCM を使用してください。

アンサー レコード リファレンス

関連アンサー レコード

AR# 33268
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP