AR# 33302

LogiCORE IP RXAUI v9.1 および v9.1 rev1 - ISE Design Suite 11.3 と 11.5 でのリリース ノートおよび既知の問題

説明

このアンサーでは、ISE Design Suite 11.3 でリリースされた LogiCORE IP XAUI v9.1 コア、および ISE Design Suite 11.5 でリリースされた v9.1 rev1 コアのリリース ノートの内容を示します。このアンサー レコードには、次の内容が含まれています。
  • 新機能
  • 修正点
  • 既知の問題

インストール方法、一般的な CORE Generator インターフェイスの既知の問題、デザイン ツール要件については、IP リリース ノート ガイドを参照してください。http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

LogiCORE XAUI に関するよくある質問 (FAQ) は、(ザイリンクス アンサー 33596) を参照してください。

ソリューション

v9.1 での新機能
  • ISE Design Suite 11.3 をサポート
  • Virtex-6 低電力デバイスをサポート
  • Virtex-6 HXT デバイスをサポート
  • Spartan-6 LXT デバイスをサポート

v9.1 での修正点

v9.1 Rev1 での修正点

v9.1 Rev1 での既知の問題
  • Virtex-6 および Spartan-6 デバイスのソリューションはハードウェア検証中
  • XAUI コア v9.1 rev1 は、Virtex-6 GTX CES シリコンをターゲットとする最後のバージョンでした。XAUI v9.2 以降のバージョンでは、製品レベルの GTX 属性を使用する製品シリコンをサポートします。
  • (ザイリンクス アンサー 24678) - Virtex-4 GT11 SmartModel シミュレーション - SimPrim のタイミング シミュレーションで TX シリアル出力にスキューが発生する
  • (ザイリンクス アンサー 33486) - LogiCORE XAUI v9.1 および RXAUI v1.1 - Spartan-6 デバイス GTP および Virtex-6 デバイス GTX ラッパでブロック レベルのリセット ロジックをアップデートする必要がある
  • (ザイリンクス アンサー 33488) - LogiCORE XAUI v9.1 および RXAUI v1.1 - Virtex-6 FPGA GTX のパワーダウン リセット ロジックのアップデートが必要
  • (ザイリンクス アンサー 33489) - LogiCORE XAUI v9.1 および RXAUI v1.1 - Virtex-6 FPGA 64 ビット内部インターフェイス サンプル デザインでタイミング シミュレーションがタイムアウトする
  • (ザイリンクス アンサー 33491) - LogiCORE XAUI v9.1 - Spartan-6 FPGA のサンプル デザインのタイミング シミュレーションでタイムアウトが発生する
  • (ザイリンクス アンサー 33492) - LogiCORE XAUI v9.1 - Spartan-6 および Virtex-6 FPGA のサンプル デザインが一部のパッケージで MAP エラーになる
  • (ザイリンクス アンサー 33386) - 11.3 CORE Generator - 一部の無償コアのライセンスはソフトウェアのインストールに含まれる
  • (ザイリンクス アンサー 36228) - LogiCORE IP XAUI v9.1 および v9.1 rev1 - ISE 12.2 で使用するには Virtex-6 GTX_POWER_SAVE のアップデートが必要

アンサー レコード リファレンス

サブアンサー レコード

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
43154 Spartan-6 FPGA GTP トランシーバー - リファレンス クロックの位相のノイズのマスク N/A N/A
42807 Spartan-6 FPGA GTP Transceiver Wizard v1.10 - ISE 13.2 でのリリース ノートおよび既知の問題 N/A N/A
41828 Spartan-6 FPGA GTP Transceiver Wizard v1.8 - ISE 12.4 でのリリース ノートおよび既知の問題 N/A N/A
41825 Spartan-6 FPGA GTP Transceiver Wizard v1.6 - ISE 12.2 でのリリース ノートおよび既知の問題 N/A N/A
41824 Spartan-6 FPGA GTP Transceiver Wizard v1.5 - ISE 12.1 でのリリース ノートおよび既知の問題 N/A N/A
34163 LogiCore IP XAUI v9.1 - Spartan-6 FPGA デザイン例で CLK_FEEDBACK の DCM_SP 属性の設定がインプリメントされない N/A N/A
34159 LogiCORE IP XAUI v9.1 - Virtex-6 FPGA デザイン例の MMCM が原因で DRC エラーが発生する N/A N/A
33863 Spartan-6 FPGA GTP - GTP での PLL フィードバック分周器の設定 N/A N/A
33649 LogiCORE XAUI v9.1 および RXAUI v1.1 - Virtex-6 FPGA GTX の TXDIFFCTRL のデフォルト設定が原因で電気的アイドル状態になる N/A N/A
33575 Spartan-6 FPGA - GTP を使用するデザインの JTAG コンフィギュレーション設定 N/A N/A
33572 Spartan-6 GTP Transceiver - GTPCLKOUT は BUFIO を介して配線する必要あり N/A N/A
33504 Spartan-6 GTP トランシーバー : チャネル ボンディング信号のタイミングがエラーになる N/A N/A
33492 LogiCORE XAUI v9.1 - Spartan-6 および Virtex-6 FPGA のサンプル デザインが一部のパッケージで MAP エラーになる N/A N/A
33491 LogiCORE XAUI v9.1 - Timeout seen in Spartan-6 FPGA Example Design Timing Simulation N/A N/A
33489 LogiCORE XAUI v9.1 and RXAUI v1.1 - Timing Simulation Timeouts seen in Virtex-6 FPGA 64-bit Internal Interface Example Design N/A N/A
33488 LogiCORE XAUI v9.1 および RXAUI v1.1 - Virtex-6 FPGA GTX のパワーダウン リセット ロジックのアップデートが必要 N/A N/A
33486 LogiCORE XAUI v9.1 および RXAUI v1.1 - Spartan-6 デバイス GTP および Virtex-6 デバイス GTX ラッパーでブロック レベルのリセット ロジックをアップデートする必要がある N/A N/A
33386 11.3 CORE Generator - 一部の無償コアのライセンスはソフトウェアのインストールに含まれる N/A N/A
24678 Virtex-4 GT11 SmartModel Simulation - TX serial output skewed in SimPrims Timing simulation N/A N/A
AR# 33302
日付 05/22/2012
ステータス アーカイブ
種類 リリース ノート
ツール
IP