AR# 33353

|

Spartan-6 GTP トランシーバー - 基準クロック転送での注意事項および制限

説明

このアンサーでは、Spartan-6 FPGA GTP での基準クロックの配線に関する制限について説明します。専用 IBUFDS_GTPA1 プリミティブから複数の GTP トランシーバーに 1 つの基準クロックを配線する場合の注意事項です。

ソリューション


GTP_DUAL の PLL が共に使用されていて、両方の専用入力が使用されている場合、どちらかの基準クロックで各 PLL を駆動できます。ただし CLK1 が PLL0 の駆動に、CLK0 が PLL1 の駆動に使用されている場合のみ、これは不可です。どちらの PLL もロックしません。

ある GTP_DUAL と関連している IBUFDS から近接する別の GTP_DUAL に配線しようとしている場合、ソフトウェアで配線が完了しない可能性があります。この問題を回避するには、配線するクロックの方向を確認し、基準クロックを近接する GTP_DUAL の関連ポートに接続することを推奨します。

2 つある右方向に供給されるクロック配線の 1 つのみがハードウェアにある場合、ソフトウェアでその 2 つのクロック配線をインプリメントできます。インプリメンテーションの前に、クロックのソースおよび配線先を確認する必要があります。ある IBUFDS_GTPA1 から近接する GTP1CLKINEAST0/1 へのパスは 1 つのみです。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33475 Virtex-6 FPGA GTX トランシーバー - 既知の問題およびアンサー レコードのリスト N/A N/A
AR# 33353
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
People Also Viewed