AR# 33362

Virtex-6 FPGA Embedded Tri-mode Ethernet MAC Wrapper v1.3 - コンフィギュレーションによっては、「Warning:Par:468 - Your design did not meet timing」という警告メッセージが表示される

説明

キーワード : TEMAC, EMAC, hard TEMAC, failure, timing, ハード, エラー, タイミング

コンフィギュレーション数が少ないと、 v6_emac_v1_3 に含まれるデザイン例ではタイミング クロージャが達成できません。これは、主に ISE ツール フロー中のロジック配置がうまくいかなかったために発生します。

ソリューション

デザイン例には、エリア グループ内に制約を付けると、ロジック配置を改善できます。ハード TEMAC マクロは、既に UCF でダイの右側に制約が付けられているので、残りのロジックもダイの右側に配置され、タイミング クロージャがさらに改善されます。

デザイン例が独立して使用されない場合は、このソリューションが必要なかったり、修正を加える必要があります。

次の制約を提供されている UCF に追加します。

LXT および SXT デバイスの場合 :
INST "*" AREA_GROUP = "AG_example_design";
AREA_GROUP "AG_example_design" RANGE = CLOCKREGION_X1Y0:CLOCKREGION_X1Y3;

HXT デバイスの場合 :
INST "*" AREA_GROUP = "AG_example_design";
AREA_GROUP "AG_example_design" RANGE = CLOCKREGION_X1Y4:CLOCKREGION_X1Y7;



AR# 33362
日付 08/31/2009
ステータス アクティブ
種類 一般