AR# 33389

MIG v3.2、Virtex-6 FPGA DDR3 - コンポーネント ベースのデザインに対して ODT 値が不正に設定されている

説明

オンダイ終端 (ODT) を使用する MIG v3.2 Virtex-6 DDR3 コンポーネント ベースのデザインに対して、不正な ODT 値が設定されます。

コンポーネント デザインでは、ユーザー システム要件 (シグナル インテグリティ シミュレーションなど) に基づいて、Rtt_nom を適切な値 (40、60、または 120 オーム) に設定する必要があります。

また、ダイナミック ODT (Rtt_WR) はディスエーブルにする必要があります。

MIG GUI にあるのは Rtt_WR を設定するオプションのみで、Rtt_nom が自動的にディスエーブルになります。

Rtt_nom をディスエーブルにするとライト レベリング中に ODT がディスエーブルになります。

このため、DQS ネットのシグナル インテグリティに悪影響が見られ、ライト レベリングの精度または完了に影響する場合もあります。

ソリューション

この問題を回避するには、MIG 階層の最上位レベルで次のパラメーターを次の値に設定します。

RTT_NOM = "40"、"60"、または "120" (システム要件による) 
RTT_WR = "OFF"
AR# 33389
日付 08/14/2014
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP