AR# 33395

FIFO Generator v5.3 - Virtex-6 デバイスのビルトイン FIFO で DOUT リセット値が正しく動作しな

説明

core, generator, FIFO18, FIFO18E1, コア

Virtex-6 デバイス用に Common Clock FIFO を生成してビルトイン FIFO をターゲットするとき、DOUT リセットの値が正しく動作しません。この理由を教えてください。

ソリューション

これは、v5.3 の FIFO Generator の既知の問題で、共通クロック、データ幅が 19 以上 36 以下でエンベデッド出力レジスタを使用するビルトイン FIFO をターゲットする Virtex-6/-6L デバイスに影響します。

この問題は、12.1 ISE リリースで修正される予定です。
AR# 33395
日付 09/08/2009
ステータス アクティブ
種類 一般