UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 33400

Endpoint Block Plus Wrapper v1.12 for PCI Express - ModelSim シミュレーションで wave dump から多数の信号が削除される

説明


既知の問題 : v1.11, v1.10.1, v1.10, v1.9.4, v1.9.3, v1.9.2, v1.9.1, v1.9, v1.8, v1.7.1, v1.6.1, v1.5, v1.4, v1.2, v1.1 新しいバージョンの ModelSim を使用したシミュレーションでデザインの一部の信号が含まれません。

ソリューション


ModelSim では、デザインから一部の信号が削除されます。これを回避するには、simulate_mti.do ファイルに voptargs="+acc" を追加してください。 
 
vsim +notimingchecks -t 1ps +TESTNAME=sample_smoke_test0 -voptargs=''+acc'' -L work -L secureip -L unisims_ver work.board glbl
 
改訂履歴 
2009/9/16 - 初版
AR# 33400
日付 08/27/2013
ステータス アクティブ
種類 一般
IP
このページをブックマークに追加