AR# 33418

MIG v3.2、v3.3、Virtex-6 FPGA DDR3 - RDIMM を CWL=7 でターゲットにすると、OTF モードで正しい書き込みデータが駆動されない

説明

RDIMM を CWL=7 でターゲットにする MIG v3.2/v3.3 Virtex-6 FPGA DDR2 デザインが DFI タイミング仕様違反になります。

メモリ コントローラと物理 (PHY) 層間の DFI インターフェイスが tCNFG2WR__EN タイミングを違反しています。

DFI 仕様によると、tCNFG2WR_EN 値は、 tCNFG2WR_EN = 2 + floor(0.5*(CWL-5)) 式で評価されるべきです。

CWL = 7 の場合、この値は 3 になるはずですが、コントローラは値 2 を駆動します。

tCNFG2WR_EN パラメータの値が間違っているので、特定の書き込みトランザクションの書き込みデータが正しくなりません。

ソリューション

この問題は、OTF (on-the-fly) バースト モードで実行する場合の書き込みデータで発生します。 

たとえば、BC4 操作を使用した最初の書き込みでは正しいデータが駆動されたのに、BL8 を使用した次の書き込みでは不正なデータになります。 

この問題は MIG v3.4 (ISE Design Suite 12.1 に含有) で修正されています。

AR# 33418
日付 08/14/2014
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP