AR# 33440

MIG v3.2 ~ 3.61、Virtex-6 DDR2 - ODT がディスエーブルのときに (RTT_NOM = 0)、キャリブレーション直後に ODT が誤ってアサートされる

説明

ODT がディスエーブルの場合 (RTT_NOM = 0)、EMRS コマンドにより ODT がイネーブルになるまで、ODT ピンは Low に保持されます。

MIG Virtex-6 FPGA DDR2 デザインでは、キャリブレーションの完了後に ODT 信号が誤ってアサートされてしまいます。

ソリューション

コントローラーは ODT がディスエーブルの状態でメモリをプログラムするので、メモリは ODT のトグルを無視します。

これはシミュレーションまたはハードウェアでは問題になりません。

この問題は、sim_tb_top.v/vhd、example_design.v/vhd、およびユーザー デザインの最上位の <your_design_name>.v/vhd を開き、RTT_NOM="DISABLED" に設定すると回避できます。

この問題は、ISE Design Suite 13.1 MIG v3.7 リリースで修正されています。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
38951 MIG v3.61 - ISE Design Suite 12.4 ~ 14.2 でのリリース ノートおよび既知の問題 N/A N/A
AR# 33440
日付 08/14/2014
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP