AR# 33441

MIG v3.2、v3.3、Virtex-6 FPGA DDR2/DDR3 - 位相検出器に関連する周期的読み出しが tPRDI タイミング パラメーターどおりに正しく送信されない

説明

MIG v3.2/v3.3 DDR2/DDR3 デザインでは、VT 変動でデータ キャプチャ ウィンドウを維持するよう、位相検出回路の一部として周期的な読み出しが発行されます。

tPRDI は、周期的な読み出し間の時間周期を定義するパラメーターです。

アイドル バス時間中は、このパラメータで定義された時間により DQS を監視するように読み出しが送信されて、必要に応じて補正が実行されます。

詳細は、『Virtex-6 FPGA メモリ インターフェイス ソリューション ユーザー ガイド』 (UG406) for full details.

場合によって、読み出しが tPRDI パラメータに従って送信されません。

ソリューション

このようなケースは、tREFI 周期が tPRDI 周期より大きいときに発生します。 

周期的な読み出しは約 30 クロック サイクル後送信され、位相検出が完了されるので、この影響はわずかです。 

この問題は、ISE Design Suite 12.1 でリリースされる MIG v3.4 で修正されています。

AR# 33441
日付 08/18/2014
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP