AR# 33486

LogiCORE XAUI v9.1 および RXAUI v1.1 - Spartan-6 デバイス GTP および Virtex-6 デバイス GTX ラッパーでブロック レベルのリセット ロジックをアップデートする必要がある

説明

Spartan-6 FPGA および Virtex-6 FPGA デザインでは、すべてのクロックが有効になるまで PCS がリセットの状態に保持されるよう reset156 がアサートされるときに、トランシーバーの PCS リセットをアサートする必要があります。

ソリューション

リセット ロジックは、example_design/<core_name>_block.v/vhd ファイルに次の変更を加えるとアップデートできます。 

 

VHDL の場合 

 

1. 変更前

mgt_txreset <= not lock;  

変更後

mgt_txreset <= reset156; 

 

2. 次を追加します。

signal cbm_rx_reset : std_logic; 

 

3. チャネル ボンディング モニターのリセット出力を新しい信号名に変更します。 

変更前

RXRESET => mgt_rx_reset 

変更後

RXRESET => cbm_rx_reset 

 

4. チャネル ボンディング モニター ブロックのリセットと reset156 の両方を使用して mgt_rx_reset を駆動します。

 

mgt_rx_reset <= cbm_rx_reset or reset156; 

 

5. example_design/<core_name>_example_design.vhd の Virtex-6 64 ビット内部インターフェイスを使用している場合、次のように変更します。

変更前

reset_156_r1 <= '0'; 

変更後

reset_156_r1 <= not txlock; 

 

Verilog の場合 

 

1. 変更前

assign mgt_txreset = ~lock; 

変更後

assign mgt_txreset = reset156; 

 

2. 次を追加します。

wire cbm_rx_reset; 

 

3. チャネル ボンディング モニターのリセット出力を新しい信号名に変更します。 

変更前

.RXRESET(mgt_rx_reset) 

変更後

.RXRESET(cbm_rx_reset) 

 

4. チャネル ボンディング モニター ブロックのリセットと reset156 の両方を使用して mgt_rx_reset を駆動します。

 

assign mgt_rx_reset = cbm_rx_reset | reset156; 

 

5. example_design/<core_name>_example_design.v の Virtex-6 64 ビット内部インターフェイスを使用している場合、次のように変更します。

変更前

reset156_r1 <= 1'b0; 

変更後

reset_156_r1 <= ~txlock;

アンサー レコード リファレンス

関連アンサー レコード

AR# 33486
日付 12/01/2014
ステータス アクティブ
種類 一般
デバイス