AR# 33571

11.1 Virtex-6 FPGA Editor - The first time I bring up a component in Logic Block Editor, the Attributes and Nets do not appear

説明

I have a Virtex-6 design which I am looking at in FPGA Editor. The first time I open a component in Logic Block Editor, it appears unused. None of the connections nor attributes appear. 

 

How do I get around this?

ソリューション

This will be resolved in a future version of software. 

 

To work around this in current software, close the Logic Block Editor and reopen it. Everything will appear normally when reopened.

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
38597 LogiCORE IP Motion Adaptive Noise Reduction (MANR) v1.1 - pCore インターフェイスを使用すると Motion Adaptive Noise Reduction が非常に大きくなる N/A N/A
AR# 33571
日付 05/23/2014
ステータス アーカイブ
種類 一般