AR# 33580

Virtex-5 FPGA Endpoint Block Plus Wrapper for PCI Express のデザイン アドバイザリのマスター アンサー

説明


デザイン アドバイザリ アンサーは、現在進行中のデザインに影響する重要な問題に対して作成され、ザイリンクス アラート通知システムに含められます。

このデザイン アドバイザリでは、Virtex-5 FPGA Integrated Block for PCI Express を使用して完全なエンドポイント ソリューションを作成する Endpoint Block Plus Wrapper について記載しています。

ソリューション


PCI Express ザイリンクス ソリューションのリリース ノートおよび既知の問題は、『IP リリース ノート ガイド』を参照してください。

http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf


デザイン アドバイザリ

2010 年 2 月 25 日 - (ザイリンクス アンサー 34444) - Endpoint Block Plus Wrapper v1.13 for PCI Express - データ制限完了クレジットのリンク パートナー広告のために送信が失速する

2009 年 10 月 23 日 - (ザイリンクス アンサー 33411) - Endpoint Block Plus Wrapper v1.12 for PCI Express - ウォーム リセットの後に trn_tdst_rdy_n のディアサートが原因で TX 方向が恒久的に停止する

2009 年 10 月 23 日 - (ザイリンクス アンサー 33699) - Endpoint Block Plus Wrapper v1.12 for PCI Express - レーン 7 の極性反転が原因でコアの 8 レーンすべてが設定されない

2009 年 10 月 23 - (ザイリンクス アンサー 33709) - Endpoint Block Plus Wrapper v1.12 for PCI Express - タイミング クロージャの改善

2009 年 10 月 23 - (ザイリンクス アンサー 33710) - Endpoint Block Plus Wrapper v1.12 for PCI Express - trn_rnp_ok_n が長時間ディアサートされるとコア内でコンプリーションがブロックさる

2009 年 9 月 30 日- (ザイリンクス アンサー 33534) - Endpoint Block Plus for PCI Express Wrapper v1.12 for PCI Express - Synplify に Block Plus のラッパー ソース コードが含まれる

ザイリンクスのアラート設定のプリファレンスは、次から指定できます。
http://japan.xilinx.com/support/myalerts


改訂履歴
2011 年 7 月 5 日 - タイトルの更新
2010 年 2 月 25 日 - アンサー 34444 を追加
2009 年 11 月 16 日 - プリファレンスへのアクセスに新しいリンクを追加
2009 年 11 月 9 日 - Virtex-6 および Spartan-6 を削除し、別のアンサーを作成
2009 年 10 月 23 日 - アンサー 33411、33699、および 33710 を追加
2009 年 9 月 30 日- 初版、アンサー 33534 を追加

アンサー レコード リファレンス

サブアンサー レコード

関連アンサー レコード

AR# 33580
日付 05/22/2012
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス 詳細 概略
IP