We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 33604

11.3 ChipScope Pro - IBERT - 「ERROR:sim - Error: Par failed.Timing for this design was not met. Reduce the number of GTs enabled....」というエラー メッセージが表示される


キーワード : GT, GTX, GTP, Virtex-6, Spartan-6, 11.2, transceiver, CORE Generator, COREGen, Coregen, LogiCORE, transceiver, BER, トランシーバ

Virtex-6 デバイス向けの IBERT コアを生成しようとすると、次のメッセージがコンソール ウィンドウに表示されます。

BERT:par on chipscope_ibert
ERROR:sim - Error: Par failed. Timing for this design was not met. Reduce the number of GTs enabled, reduce your line rate, and/or choose a faster device.
Error found during generation.



この PAR で発生するエラーは、GT の TXOUTCLK が IBERT のシステム クロックの生成に使用されるときに発生するタイミング エラーです。

GT の TXOUTCLK の代わりに専用の入力クロックをシステム クロックとして使用すると、この問題を回避できます。ML623 および ML605 ボードでは、J9 ピンに入力される 200MHz LVDS システム クロックも該当します。

TXOUTCLK をシステム クロックとして使用する必要がある場合は、次のザイリンクス カスタマ サポート サイトからウェブケースを開いてください。

AR# 33604
日付 12/15/2012
ステータス アクティブ
種類 一般