AR# 33643

Endpoint Block Plus Wrapper v1.12 for PCI Express - コアを Project Navigator でインプリメントできない

説明


PCIe BP v1.12 デザインを ISE Project Navigator でインプリメントするために必要なすべてのファイルをインポートすると、合成中に次のようなエラー メッセージが表示されます。



ERROR:HDLCompilers:91 - "../../../endpoint_blk_plus_v1_12/source/pcie_ep.v" line 1134 Module 'pcie_blk_if' does not have a port named 'cfg_interrupt_assert_n'

ERROR:HDLCompilers:91 - "../../endpoint_blk_plus_v1_12/source/pcie_ep.v" line 1135 Module 'pcie_blk_if' does not have a port named 'cfg_interrupt_di'

ソリューション


この問題を回避するには、[Synthesis] プロパティの [Property Display Level] を [Advanced] に変更します。



[Verilog Macos] (-define) オプションに次を追加します。



NEWINTERRUPT=b1 | USE_PLL=b1



改訂履歴
2009 年 10 月 26 日 - 初期リリース

AR# 33643
日付 08/06/2010
ステータス アクティブ
種類 ??????
IP