AR# 33698

MIG 7 Series および Virtex-6 FPGA DDR2/DDR3 - ユーザーインターフェイスの駆動方法

説明

このアンサーでは、MIG でのユーザーインターフェイスの駆動に関する情報を提供します。

注記 : このアンサーはザイリンクス MIG ソリューションセンター (ザイリンクスアンサー 34243) の一部です。ザイリンクス MIG ソリューションセンターは、MIG に関する質問を解決するのに役立つ情報を掲載しています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューションセンターから情報を入手してください。

ソリューション

コアへの接続

メモリコントローラーは、ユーザーインターフェイス (UI) またはネイティブインターフェイスを使用して接続できます。ユーザーインターフェイスは単純 FIFO インターフェイスに似ています。効率を高めるためコントローラーにより DDR バスでのメモリリクエストの順番が変更されていても、ユーザーインターフェイスは常にリクエストされた順序でデータを返します。メモリコントローラーは、ユーザーインターフェイス (UI) またはネイティブインターフェイスのいずれかを使用して接続できます。

ネイティブインターフェイス

ネイティブインターフェイスのパフォーマンスは場合によってはより高速になりますが、使用するのが難しく、ユーザーアプリケーションに負担がかかることがあります。ネイティブインターフェイスにはバッファーが含まれていないため、データはすぐに戻されますが、戻されるデータは順番どおりではない場合があります。ネイティブインターフェイスを使用する場合、アプリケーションで受信データの順番を揃え直す必要があります。

次に、ユーザーインターフェイスのタイミングプロトコルおよびその制御方法について説明します。

ユーザーインターフェイス (UI)

物理的な RANK、BANK、ROW、COLUMN アドレススキームは、図 1 に示すようにユーザーインターフェイスモジュールで抽象化されます。これにより、単純な論理アドレスインターフェイスを実現できます。

図 1 メモリアドレスマッピング

図 1 メモリアドレスマッピング

図 1 : メモリアドレスマッピング

コマンドパス

ユーザーインターフェイス (UI) からユーザーロジックの app_en がアサートされ、app_full がアサートされていないとき、ユーザーインターフェイスによりコマンドがコマンド FIFO に読み込まれます。app_full がアサートされると、コマンドが UI で無視されます。ユーザーロジックでは、図 2 に示すように、app_full がディアサートされるまで、有効なコマンドおよびアドレス値で app_en を High に保持する必要があります。図 3 に示すように、連続した書き込みコマンドは出力されません。1c に示すように、書き込みコマンドが記録された後に渡された書き込みデータでは、最大遅延は 2 クロックサイクルです。

図 2 : app_full がアサートされているときの UI コマンドタイミング

図 2 : app_full がアサートされているときの UI コマンドタイミング

app_cmd ポートで使用可能なコマンドは次のとおりです。

図 3 : app_cmd[2:0] のコマンド

リフレッシュはユーザーコマンドではありません。コアにより定期的にメモリに対する自動リフレッシュが実行されます。自動リフレッシュの詳細は、(ザイリンクスアンサー 34371) を参照してください。

特定コマンドの出力およびアドレス指定についての詳細は、次を参照してください。

(ザイリンクスアンサー 34763) - 読み出しの実行
 (ザイリンクスアンサー 34677) - 書き込みの実行
 (ザイリンクスアンサー 34779) - アドレス指定
 (ザイリンクスアンサー 34780) - データマスク
 (ザイリンクスアンサー 35091) - app_rdy がアサートされていない場合
 (ザイリンクスアンサー 34941) - 使用可能な DDR コマンド
 (ザイリンクスアンサー 35410) - 保存可能なコマンド数

追加情報は、『Virtex-6 FPGA メモリインターフェイスソリューションユーザーガイド』 (UG406) および 『7 シリーズ FPGA メモリインターフェイスソリューションユーザーガイド (AXI)』 (UG586) の「DDR2/DDR3 Memory Interface Solution」の「Interfacing to the Core」のセクションを参照してください。

このアンサーレコードはお役に立ちましたか?

アンサーレコードリファレンス

マスターアンサーレコード

Answer Number	アンサータイトル	問題の発生したバージョン	修正バージョン
34320	MIG 7 シリーズおよび Virtex-6 DDR2/DDR3 - ユーザーデザインの使用方法	N/A	N/A
34790	MIG Virtex-6 および 7 Series DDR2/DDR3 - ユーザーインターフェイス	N/A	N/A

サブアンサーレコード

Answer Number	アンサータイトル	問題の発生したバージョン	修正バージョン
34763	MIG Virtex-6 および 7 Series DDR2/DDR3 - 読み出しの実行	N/A	N/A
34677	MIG Virtex-6 および 7 Series DDR2/DDR3 - 書き込みの実行	N/A	N/A
35091	MIG Virtex-6 および 7 Series DDR2/DDR3 - ユーザーインターフェイス - app_rdy 信号	N/A	N/A
35410	MIG 7 Series および Virtex-6 DDR2/DDR3 ソリューションセンター - デザインアシスタント - デザインに格納できるコマンド数	N/A	N/A
34941	MIG 7 Series および Virtex-6 DDR2/DDR3 - ユーザーインターフェイス - DDR コマンド	N/A	N/A
34780	MIG 7 Series および Virtex-6 DDR2/DDR3 ユーザーインターフェイス - データのマスク処理	N/A	N/A
34779	MIG 7 Series および Virtex-6 DDR2/DDR3 ユーザーインターフェイス - アドレス指定	N/A	N/A

AR# 33698
日付	02/22/2013
ステータス	アクティブ
種類	ソリューションセンター
デバイス	Virtex-6 CXT Virtex-6 HXT Virtex-6 LX Virtex-6 LXT Virtex-6 SXT Virtex-7 Kintex-7 Artix-7 Zynq-7000 詳細概略
IP	MIG

Answer Number	アンサータイトル	問題の発生したバージョン	修正バージョン
34926	MIG 7 シリーズおよび Virtex-6 DDR2/DDR3 ソリューションセンターデザインアシスタント - インターフェイス	N/A	N/A
34883	MIG Virtex-6 DDR2/DDR3 - ユーザーデザインシミュレーションのデバッグ	N/A	N/A
34790	MIG Virtex-6 および 7 Series DDR2/DDR3 - ユーザーインターフェイス	N/A	N/A
34780	MIG 7 Series および Virtex-6 DDR2/DDR3 ユーザーインターフェイス - データのマスク処理	N/A	N/A
34763	MIG Virtex-6 および 7 Series DDR2/DDR3 - 読み出しの実行	N/A	N/A
34779	MIG 7 Series および Virtex-6 DDR2/DDR3 ユーザーインターフェイス - アドレス指定	N/A	N/A
34677	MIG Virtex-6 および 7 Series DDR2/DDR3 - 書き込みの実行	N/A	N/A
34320	MIG 7 シリーズおよび Virtex-6 DDR2/DDR3 - ユーザーデザインの使用方法	N/A	N/A

通信

AI 推論アクセラレーション

ハードウェア開発ツール

ソフトウェア開発者

ハードウェア開発者

エンベデッド開発者

AR# 33698

MIG 7 Series および Virtex-6 FPGA DDR2/DDR3 - ユーザー インターフェイスの駆動方法

説明

ソリューション

アンサー レコード リファレンス

マスター アンサー レコード

サブアンサー レコード

関連アンサー レコード

MIG 7 Series および Virtex-6 FPGA DDR2/DDR3 - ユーザーインターフェイスの駆動方法

アンサーレコードリファレンス

マスターアンサーレコード

サブアンサーレコード

関連アンサーレコード