AR# 33701


12.1/11.x ChipScope Pro - 8 個以上の GT をイネーブルにすると Virtex-6 で IBERT を生成できない


8 個以上の GT を IBERT デザインでイネーブルにすると、MAP または XST で次のようなインプリメンテーション エラー メッセージが表示されます。

"ERROR:HDLCompiler:1318 - "<path>/xsdb_bus_controller.vhd" Line 416: Left bound value <15> of slice is out of range [7:0] of array <sl_sel_i>" has been changed to Internal"

"ERROR:Place:1145 - Unroutable Placement! A GT / BUFGCTRL clock component"

"ERROR:Pack:2310 - Too many comps of type "BUFG" found to fit this device."

"ERROR:Map:237 - The design is too large to fit the device. Please check the Design Summary section to see which resource requirement for your design exceeds the resources available in the device. Note that the number of slices reported may not be reflected accurately as "


IBERT コアでイネーブルにする GT の数を減らすと、この問題を回避できます。1 つのコアですべての GT をテストできない可能性があります。

この問題は、ChipScope Pro IBERT 12.4 で 修正される予定です。さらにサポートが必要な場合または多数の GT をテストする必要がある場合は、ザイリンクス カスタマー サポートからウェブケースを開いてください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
35269 12.x ChipScope Pro - 既知の問題 N/A N/A
AR# 33701
日付 01/02/2013
ステータス アクティブ
種類 一般
デバイス 詳細 概略
ツール 詳細 概略
People Also Viewed