UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 33748

LogiCORE IP Image Statistics - リリース ノートおよび既知の問題

説明

このアンサーでは、CORE Generator ツールおよび LogiCORE IP Image Statistics のリリース ノートおよび既知の問題を示します。

コアの各バージョンについて、次の情報が掲載されています。

  • 新機能
  • 修正点
  • 既知の問題

注記 : 新規デザインには推奨されません。  このコアは、2014.1 の IP カタログからは削除されています。

イメージ統計に関連するソリューションについては、IP パートナーの Xylon 社にお問い合わせください。

ソリューション

LogiCORE IP Image Statistics の一般的な問題

(Xilinx Answer 34828) EDK で Video IP pCore をシミュレーションする方法を教えてください。

LogiCORE IP Image Statistics v5.01.a

ISE Design Suite および EDK v5.01.a Rev1 パッチは、(Xilinx Answer 58552) から入手できます。このパッチは、(Xilinx Answer 58551) にリストされている問題を修正する目的で提供されています。

  • ISE Design Suite 14.3、Vivado 2012.3 でリリース
サポートされるデバイス (ISE)
  • すべての 7 シリーズ デバイス
  • すべての Virtex-6 デバイス
  • すべての Spartan-6 デバイス

サポートされるデバイス (Vivado)

  • すべての 7 シリーズ デバイス

新機能

  • AXI4-Lite 接続のレジスタで発生していたクロック ドメインの問題を修正
  • ブロック RAM がクリアされたことをユーザーに知らせる STATUS ビットを追加

修正された問題 (ISE)

(Xilinx Answer 51589) オプションの AXI4-Lite インターフェイスが EDK で選択されていないと Video IP が動作停止する (TLAST 出力なしの状態)
(Xilinx Answer 51483) ビデオ入力から AXI-4 Stream 入力コアにパーシャル入力フレームを送信すると、ビデオ IP がフリーズする

修正された問題 (Vivado)

(Xilinx Answer 50909) 2012.2 Vivado シミュレータ - IP に対して Vivado シミュレータでビヘイビアー シミュレーション フローを使用すると、エラーまたはデータの不一致が発生する
(Xilinx Answer 51483) ビデオ入力から AXI-4 Stream 入力コアにパーシャル入力フレームを送信すると、ビデオ IP がフリーズする

既知の問題 (ISE)

(Xilinx Answer 52215) コアのタイミングが満たされず、クリティカル警告が表示される
(Xilinx Answer 55980) AXI4-Stream のクロック周波数と AXI4-Lite インターフェイスのクロック周波数が異なると、AXI4-Lite バスでの書き込みがエラーになる
(Xilinx Answer 58551) YCrCb ヒストグラムの結果が間違ったビン位置に表示される
(Xilinx Answer 60219) Image Statistics コアのヒストグラム出力が画像の合計ピクセル数より小さいのはなぜか。

既知の問題 (Vivado)

(Xilinx Answer 52215) コアのタイミングが満たされず、クリティカル警告が表示される
(Xilinx Answer 55980) AXI4-Stream のクロック周波数と AXI4-Lite インターフェイスのクロック周波数が異なると、AXI4-Lite バスでの書き込みがエラーになる
(Xilinx Answer 58551) YCrCb ヒストグラムの結果が間違ったビン位置に表示される
(Xilinx Answer 60219) Image Statistics コアのヒストグラム出力が画像の合計ピクセル数より小さいのはなぜか。

LogiCORE IP Image Statistics v5.00.a

  • ISE Design Suite 14.2、Vivado 2012.2 でリリース

サポートされるデバイス (ISE)

  • すべての 7 シリーズ デバイス
  • すべての Virtex-6 デバイス
  • すべての Spartan-6 デバイス

サポートされるデバイス (Vivado)

  • すべての 7 シリーズ デバイス

新機能

  • AXI4-Lite および AXI4-Stream 間での個別クロック ドメイン

修正点

  • なし

既知の問題 (ISE)

(Xilinx Answer 51589) オプションの AXI4-Lite インターフェイスが EDK で選択されていないと Video IP が動作停止する (TLAST 出力なしの状態)
(Xilinx Answer 51483) ビデオ入力から AXI-4 Stream 入力コアにパーシャル入力フレームを送信すると、ビデオ IP がフリーズする

既知の問題 (Vivado)

(Xilinx Answer 50909) 2012.2 Vivado シミュレータ - IP に対して Vivado シミュレータでビヘイビアー シミュレーション フローを使用すると、エラーまたはデータの不一致が発生する
(Xilinx Answer 51483) ビデオ入力から AXI-4 Stream 入力コアにパーシャル入力フレームを送信すると、ビデオ IP がフリーズする

LogiCORE IP Image Statistics v4.00.a

  • ISE Design Suite 14.1、Vivado 2012.1 で初期リリース

サポートされるデバイス (ISE)

  • Virtex-7
  • Kintex-7
  • Artix-7
  • Zynq-7000
  • Virtex-6
  • Spartan-6

サポートされるデバイス (Vivado)

  • Virtex-7
  • Kintex-7
  • Artix-7
  • Zynq-7000

新機能

  • ISE 14.1 Design Suite をサポート
  • AXI4-Stream データ インターフェイス
  • AXI4-Lite 制御インターフェイス (オプション)
  • ビルトインされたバイパスおよびテストパターン ジェネレーター モード (オプション)
  • ビルトインされたスループット モニター (オプション)
  • 32x32 から、最高 7680x7680 までの空間分解能をサポート
  • サポートされるすべてのデバイス ファミリで 1080P60 をサポート
  • サポートする高性能デバイスで 24Hz の 4kx2k をサポート

修正点

  • なし

既知の問題

  • なし

LogiCORE IP Image Statistics v3.0

  • ISE Design Suite 13.3 で初期リリース

サポートされるデバイス

  • Virtex-7
  • Virtex-7 XT (7vx485t)
  • Virtex-7 -2L
  • Kintex-7
  • Kintex-7 -2
  • Virtex-6 XC CXT/LXT/SXT/HXT
  • Virtex-6 XQ LXT/SXT
  • Virtex-6 -1L XC LXT/SXT
  • Spartan-6 XC LX/LXT
  • Spartan-6 XA
  • Spartan-6 XQ LX/LXT
  • Spartan-6 -1L XC LX

新機能

  • ISE 13.3 デザイン ツールのサポート
  • Virtex-7 および Kintex-7 のサポート
  • EDK pcore インターフェイスで AXI4-Lite バス インターフェイスをサポート

修正点

(Xilinx Answer 33848) シミュレーションで次のようなブロック RAM 破損エラーが発生するのはなぜですか。
(Xilinx Answer 41135) READOUT がディアサートされた後に sum、pow、min、max、hifreq、lofreq、および edge 信号がリセットされない

既知の問題

  • なし

LogiCORE IP Image Statistics v2.0

  • ISE Design Suite 13.1 でリリース

サポートされるデバイス

  • Virtex-6 XC CXT/LXT/SXT/HXT
  • Virtex-6 XQ LXT/SXT
  • Virtex-6 -1L XC LXT/SXT
  • Spartan-6 XC LX/LXT
  • Spartan-6 XA
  • Spartan-6 XQ LX/LXT
  • Spartan-6 -1L XC LX
  • Virtex-5 XC LX/LXT/SXT/TXT/FXT
  • Virtex-5 XQ LX/ LXT/SXT/FXT
  • Spartan-3A DSP

新機能

  • ISE 13.1 デザイン ツールのサポート

修正点

  • CR 587266 - ロー パス フィルターの量子化に関する問題 - エッジの内容が不正
  • CR 587079 - 最後のヒストグラム ビン (ビン 255) が正しくない
  • CR 586692 - データ有効 - Addr 有効ハンドシェーク
  • CR 586691 - Sum、Power、Freq、および Edge 出力がフレーム間で正しく初期化されない
  • CR 586690 - sum、power、edge、freq 出力値が読み出しフェーズで不安定になる
  • CR 582199 - Image Statistics v1.0 - CORE Generator GUI シンボルで H_BLANK_IN、V_BLANK_IN、および ACTIVE_VIDEO が淡色表示される
  • CR 581253 - ハードウェア評価およびシミュレーション ライセンスを使用するとシミュレーションで CE が正しく機能しない
  • CR 553810 - コア生成情報属性に不正なデータが含まれている
  • CR 548340 - CORE Generator で生成フローが 2 回実行される
  • CR 553988 - Image Statistics v1.0 - OSD や Video Scaler などのビデオ解析コアのように EDK 内でパラメーター指定できない
(Xilinx Answer 40266)DATA_VALID がアサートされると、POW および SUM 出力がトグルするのはなぜですか。
(Xilinx Answer 33872) 「'ERROR: simAn IP generation script exited abnormally. Error found during generation.」というエラー メッセージが表示される
(Xilinx Answer 35437) コンポーネント名に大文字を使用すると、Linux でコアが生成されないことを示すエラー メッセージが表示される
(Xilinx Answer 35130) Design Linking License を使用して生成すると、「ERROR:simError: Netgen failed for v_cfa_v1_0.vhd. ERROR:NetListWriters:380 The design contains secured core」というエラー メッセージが表示される.

既知の問題

(Xilinx Answer 33848) シミュレーションでブロック RAM 破損エラーが発生する
(Xilinx Answer 37987) 『Xilinx Streaming Video Interface User Guide』 (UG762) の入手先
(Xilinx Answer 41135) READOUT がディアサートされた後に sum、pow、min、max、hifreq、lofreq、および edge 信号がリセットされない

LogiCORE IP Image Statistics v1.0

  • ISE Design Suite 11.4 でリリース

新機能

  • 次がサポートされます。
    • 高解像度 (1080p60)
    • 最大 4096 ピクセル X 4096 行
  • プロセッサ インターフェイスを選択可能
    • EDK pcore
    • 汎用プロセッサ
  • 16 のプログラム可能ゾーン
  • 8、10、または 12 ビットの入力精度
  • すべてのゾーンおよびカラー チャネルの出力
    • 最小および最大色値
    • 各色値の合計および平方和
    • 低周波数および高周波数成分
    • 水平、垂直、対角成分
  • 選択済みゾーンの出力:
    • Y チャネル ヒストグラム
    • R、G、B チャネルヒストグラム
    • 2 次元 Cr-Cb ヒストグラム
  • Virtex-5、Virtex-6、Spartan-3A DSP、および Spartan-6 FPGA デバイスをサポート
  • ISE 11.4 デザイン ツールをサポート

修正点

  • なし

既知の問題

(Xilinx Answer 33848) シミュレーションでブロック RAM 破損エラーが発生する
(Xilinx Answer 33872) 「'ERROR: simAn IP generation script exited abnormally. Error found during generation.」というエラー メッセージが表示される
(Xilinx Answer 35130) Design Linking License を使用して生成すると、「ERROR:simError: Netgen failed for v_cfa_v1_0.vhd. ERROR:NetListWriters:380 The design contains secured core」というエラー メッセージが表示される.
(Xilinx Answer 35437) コンポーネント名に大文字を使用すると、Linux でコアが生成されないことを示すエラー メッセージが表示される
(Xilinx Answer 37987) 『Xilinx Streaming Video Interface User Guide』 (UG762) の入手先
(Xilinx Answer 40266) DATA_VALID がアサートされると、POW および SUM 出力がトグルするのはなぜですか。

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
41135 LogiCORE IP Image Statistics v2.0 - READOUT がディアサートされた後に sum、pow、min、max、hifreq、lofreq、および edge 信号がリセットされない N/A N/A
40266 LogiCORE IP Image Statistics v1.0 - DATA_VALID がアサートされると POW および SUM 出力がトグルする N/A N/A
33848 LogiCORE IP Image Statistics v1.0 - シミュレーションでブロック RAM 破損エラーが発生する N/A N/A
35437 LogiCORE IP Image Processing Pipeline コア - コンポーネント名に大文字を使用すると、Linux でコアが生成されないことを示すエラー メッセージが表示される N/A N/A
51483 ISE 14.2 / Vivado 2012.2 Video IP - ビデオ入力から AXI-4 Stream 入力コアにパーシャル入力フレームを送信すると、ビデオ IP がフリーズする N/A N/A
51589 14.2/2012.2 Video IP - オプションの AXI4-Lite インターフェイスが EDK で選択されていないと Video IP が動作停止する (TLAST 出力なしの状態) N/A N/A
52215 14.3/2012.2 ビデオ IP - コアのタイミングが満たされず、クリティカル警告が表示される N/A N/A
58552 LogiCORE IP Image Statistics v5.01.a - Image Statistics のパッチ アップデート N/A N/A
58551 LogiCORE IP Image Statistics v5.01.a、v6.0 - YCrCb ヒストグラムの結果が間違ったビン ロケーションに表示される N/A N/A
55980 LogiCORE Video Timing Controller v5.01.a - AXI4-Stream のクロック周波数と AXI4-Lite インターフェイスのクロック周波数が異なると、AXI4-Lite バスでの書き込みがエラーになる N/A N/A
60219 LogiCORE IP Image Statistics v5.01a、v6.0 - Image Statistics コアのヒストグラム出力が画像の合計ピクセル数より小さい N/A N/A

関連アンサー レコード

AR# 33748
日付 08/03/2018
ステータス アーカイブ
種類 リリース ノート
IP
  • Image Statistics Engine
このページをブックマークに追加