AR# 33807

MIG v3.3、Virtex-6 FPGA、DDR2/DDR3 - バースト長が 4 のデザインで読み出しを数回実行した後 VHDL トラフィック ジェネレータが停止する

説明

MIG v3.3 DDR2/DDR3 デザインには、example_design 出力にトラフィック ジェネレータが含まれています。このトラフィック ジェネレータの VHDL バージョンが、バースト長が 4 のデザインで読み出しを数回実行した後に停止します。

ソリューション


この問題は、VHDL サンプル デザインでのみ、シミュレーションおよびハードウェアの両方で発生します。ユーザー デザインにはサンプル トラフィック ジェネレータは含まれておらず、この問題は発生しません。トラフィック ジェネレータを使用した正しいシミュレーションを見るには、Verilog サンプル デザインを使用してください。

この問題は ISE Design Suite 12.1 でリリースされた MIG v3.4 で修正されています。
AR# 33807
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP