We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 33808

SPI-3 Link Layer v7.1 - 「ERROR:Pack:1653 - At least one timing constraint is impossible to meet..」というエラー メッセージが表示される


ISE 11.4 およびそれ以前のバージョンで (Xilinx Answer 34527) に示すように、DCM 位相シフト値を修正したのに、次のようなマップ エラーが表示されることがあります。

"ERROR:Pack:1653 - At least one timing constraint is impossible to meet because component delays alone exceed the constraint."


この問題は ISE Design Suite 11.5 で修正されています。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
32651 Spartan-6 - ISE Design Suite 11 で Spartan-6 FPGA を使用する場合の既知の問題 N/A N/A
AR# 33808
日付 05/19/2012
ステータス アーカイブ
種類 既知の問題