AR# 33832

MIG v3.3、Virtex-6 FPGA DDR3 DIMM - データ幅に 2 つの DIMM を使用するデザインに対して CK/CK#、CS、および ODT が 2 セット割り当てられない

説明

MIG v3.3 Virtex-6 FPGA DDR3 デザインでは、データ幅に 2 つの DIMM を使用したデザイン (2 つの 72 ビット DIMM を使用した 144 ビット デザイン) を生成する場合、次の信号が 2 セット割り当てられるべきです。

  • CK/CK#
  • CS
  • ODT

これらの信号は各 DIMM に複製されるべきですが、これらの制御信号が 1 セットしか生成されません。

ソリューション

この問題は、ISE Design Suite 12.1 に含まれる MIG v3.4 で修正される予定です。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33706 MIG v3.3 - ISE Design Suite 11.4 でのリリース ノートおよび既知の問題 N/A N/A
AR# 33832
日付 08/20/2014
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP