AR# 33835

Virtex-6 FPGA Integrated Block Wrapper v1.4 for PCI Express - x8 GEN 2 のタイミング クロージャに役立つエリア グループ

説明


生成される UCF ファイルには、これらのエリア グループは含まれていません。



これらは、x8 GEN 2 のタイミング クロージャに役立ちます。

ソリューション


<core_name>/example_design ディレクトリにある生成された UCF ファイルに適切な制約を追加してください。



LX75 および LX130 :

INST "core/*" AREA_GROUP = "AG_CORE";

AREA_GROUP "AG_CORE" RANGE = SLICE_X56Y0:SLICE_X105Y80;



For LX195 and LX240:

INST "core/*" AREA_GROUP = "AG_CORE";

AREA_GROUP "AG_CORE" RANGE = SLICE_X112Y0:SLICE_X161Y80;



For SX315:

INST "core/*" AREA_GROUP = "AG_CORE";

AREA_GROUP "AG_CORE" RANGE = SLICE_X160Y0:SLICE_X209Y80;



For SX475:

INST "core/*" AREA_GROUP = "AG_CORE";

AREA_GROUP "AG_CORE" RANGE = SLICE_X160Y80:SLICE_X209Y160;



改訂履歴

2009 年 12 月 2 日 - 初期リリース

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33763 Virtex-6 FPGA Integrated Block Wrapper v1.4 for PCI Express - ISE Design Suite 11.4 および 11.5 のリリース ノートおよび既知の問題 N/A N/A
AR# 33835
日付 12/15/2012
ステータス アクティブ
種類 一般
IP