2. サポート
  3. AR# 3384: XABEL M1.3 - Slew rate property does not work with EPLD patches
  4. AR# 33848: LogiCORE IP Image Statistics v1.0 - シミュレーションでブロック RAM 破損エラーが発生する

AR# 33848

LogiCORE IP Image Statistics v1.0 - シミュレーションでブロック RAM 破損エラーが発生する

説明

シミュレーションで次のようなブロック RAM 破損エラーが発生するのはなぜですか。

"Error: Memory Collision Error on RAMB16BWER ::v_stats_v1_0_tb:sysgen_dut:blk000015af: at simulation time ...... ns.

A read was performed on address 00xx (hex) of port B while a write was requested to the same address on Port A. The write will be successful however the read value on port B is unknown until the next CLKB cycle."

ソリューション

これはシミュレーションで発生する既知の問題ですが、ISE Design Suite 12.3 で修正されています。現在、 Image Statistics v4.0 では発生していません。破損が生じる時点でこのブロック RAM の出力は使用されていないため、この問題によるハードウェアへの影響はありません。

LogiCORE Image Statistics のリリース ノートおよび既知の問題の一覧は、(Xilinx Answer 33748) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33748 LogiCORE IP Image Statistics - リリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33748 LogiCORE IP Image Statistics - リリース ノートおよび既知の問題 N/A N/A
AR# 33848
日付 07/20/2012
ステータス アーカイブ
種類 リリース ノート
IP