UPGRADE YOUR BROWSER
We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
シミュレーションで次のようなブロック RAM 破損エラーが発生するのはなぜですか。
"Error: Memory Collision Error on RAMB16BWER ::v_stats_v1_0_tb:sysgen_dut:blk000015af: at simulation time ...... ns.
A read was performed on address 00xx (hex) of port B while a write was requested to the same address on Port A. The write will be successful however the read value on port B is unknown until the next CLKB cycle."
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
33748 | LogiCORE IP Image Statistics - リリース ノートおよび既知の問題 | N/A | N/A |
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
33748 | LogiCORE IP Image Statistics - リリース ノートおよび既知の問題 | N/A | N/A |
AR# 33848 | |
---|---|
日付 | 07/20/2012 |
ステータス | アーカイブ |
種類 | リリース ノート |
IP |